分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频
/dl/448084.html
标签： vhdl 分频器
上传时间： 2014-01-16
上传用户：奇奇奔奔
verilog实现的奇数分频器 针对任何规模的奇数分频
/dl/454720.html
标签： verilog 分频器 分频 模
上传时间： 2017-06-19
上传用户：GavinNeko
分别用分频比交错法及累加器分频法完成非整数分频器设计。
/dl/459160.html
标签： 分频 分 累加器 整数
上传时间： 2014-01-01
上传用户：shus521
用FPGA仿真实现数控分频器，完整的工程文件
/dl/465285.html
标签： FPGA 仿真实现 数控 分频器
上传时间： 2014-06-18
上传用户：dyctj
此文件为EDA的8位分频器，但可以用于不同位分频器，如：1位到10位等，用Quartus软件来，以文件VHD格式编译即可
/dl/466578.html
标签： EDA 8位 分频器
上传时间： 2013-12-25
上传用户：003030
基于Quartus II的数控分频器的项目设计，实现对时钟信号的任意进制分频，包含了项目文件和VHDL源代码
/dl/466972.html
标签： Quartus 数控 分频器 项目设计
上传时间： 2017-07-18
上传用户：yangbo69
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
/dl/468071.html
标签： VHDL 语言 分频 模块
上传时间： 2017-07-21
上传用户：cylnpy
VHDL程序来让蜂鸣器发出音乐的声音 这种电路设计要分好几个模块 主要思路是用ROM记录乐谱 然后用分频器分频 还有就是用计数器读取乐谱 另外还可以扩展 使其显示音符 这是一个做好了的 就是ROM没填谱
/dl/473294.html
标签： VHDL ROM 程序 电路设计
上传时间： 2017-08-03
上传用户：ruan2570406
自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数.
/dl/476311.html
标签： VHDL EDA 交通灯控制器 分频器
上传时间： 2017-08-10
上传用户：ghostparker
基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6
/dl/476563.html
标签： CycloneII VDHL FPGA 672C
上传时间： 2014-01-17
上传用户：banyou
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
