用FPGA仿真实现数控分频器，完整的工程文件
资源简介：用FPGA仿真实现数控分频器，完整的工程文件
上传时间： 2014-06-18
上传用户：dyctj
资源简介：基于fpga和sopc的用VHDL语言编写的EDA数控分频器
上传时间： 2014-01-03
上传用户：yan2267246
资源简介：数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现...
上传时间： 2014-11-29
上传用户：1051290259
资源简介：基于vhdl的数控分频器设计的源代码及仿真
上传时间： 2016-02-11
上传用户：410805624
资源简介：用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制
上传时间： 2016-06-01
上传用户：6546544
资源简介：基于CPLD-FPGA的半整数分频器的设计，用于设计EDA
上传时间： 2013-09-03
上传用户：pioneer_lvbo
资源简介：用VHDL语言实现六分频，并且已经通过编译和仿真。由此可举一反三，实现任意偶数次分频。
上传时间： 2015-09-19
上传用户：yyq123456789
资源简介：数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。
上传时间： 2016-10-13
上传用户：wangzhen1990
资源简介：数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。
上传时间： 2013-12-11
上传用户：黑漆漆
资源简介：基于Quartus II的数控分频器的项目设计，实现对时钟信号的任意进制分频，包含了项目文件和VHDL源代码
上传时间： 2017-07-18
上传用户：yangbo69
