许多非常有用的 Verilog 实例: ADC, FIFO, ADDER, MULTIPLIER 等

源代码在线查看: half_adder_2.v

软件大小: 185 K
上传用户: liu2000dz
关键词: MULTIPLIER Verilog ADDER FIFO
下载地址: 免注册下载 普通下载 VIP

相关代码

				module half_adder(a,b,out,carry);				input a,b;				output out,carry;				assign out=a^b;				assign carry=a&b;				endmodule							

相关资源