一百多个例子很好的verilog 学习资料

源代码在线查看: half_adder_2.v

软件大小: 4559 K
上传用户: yangjiuhe
关键词: verilog
下载地址: 免注册下载 普通下载 VIP

相关代码

				module half_adder(a,b,out,carry);				input a,b;				output out,carry;				assign out=a^b;				assign carry=a&b;				endmodule							

相关资源