标签：Reg - 电子研发网

Reg 333条

按分类查找:

所有

AC220V转DC(12V15W )电源板AD设计硬件原理图+PCB文件 2层板设计大小为100

AC220V转DC(12V15W )电源板AD设计硬件原理图+PCB文件，2层板设计，大小为100*55mm,   ALTIUM设计的原理图+PCB文件，可以做为你的学习设计参考。主要器件型号如下：Library Component Count : 24Name                Description--------------------------------------- ...

/dl/746044.html

标签： 电源 pcb

上传时间： 2021-11-21

上传用户：kent

ad9280_9708 ADDA模块硬件资料+PDF原理图+AD PADS CADENCE3中格式原

ad9280_9708 ADDA模块硬件资料+PDF原理图+AD、PADS、CADENCE3中格式原理图库PCB封装库文件:原理图库：Library Component Count : 41Name                Description----------------------------------------------------------------------------------------------------AD8065 ...

/dl/746699.html

标签： ads cadence

上传时间： 2021-12-04

上传用户：突破自我

FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明使用 FPGA

FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明，使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////module fifo_test( input c ...

/dl/747455.html

标签： fpga fifo verilog quartus

上传时间： 2021-12-19

上传用户：20125101110

ADS8329 Verilog fpga 驱动源码 2.7V 至 5.5V 16 位 1MSPS 串

ADS8329 Verilog fpga 驱动源码，2.7V 至 5.5V 16 位 1MSPS 串行模数转换器 ADC芯片ADS8329数据采集的verilog代码，已经用在工程中，可以做为你的设计参考。( input clock,  input timer_clk_r, input reset,  output reg sample_over,  output reg ad_convn,  input ad_eocn,  output reg ad_csn ...

/dl/828910.html

标签： ads8329 verilog fpga 驱动

上传时间： 2022-01-30

上传用户：1208020161

FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和数码管显示

FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和8位LED数码管显示的QUARTUS II 12.0工程文件，包括完整的设计文件.V源码，可以做为你的学习及设计参考。module ds18b20lcd1602display ( Clk, Rst,      DQ,   //18B20数据端口 Txd,  //串口发送端口 LCD_Data, //lcd LCD ...

/dl/828916.html

标签： fpga verilog hdl 温度传感器 ds18b20 lcd1620 数码显示

上传时间： 2022-01-30

上传用户：wwa875

spi 通信的master部分使用的verilog语言实现

spi 通信的master部分使用的verilog语言实现，可以做为你的设计参考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);    input rstb,clk,mlb,start;    input [7:0] tdat;  //transmit data    input [1:0] cdiv;  //clock divider input din; ou ...

/dl/829126.html

标签： spi 通信 master verilog

上传时间： 2022-02-03

上传用户：突破自我

verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型

verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型//`timescale 1ns/1psmodule I2C_slv (input [6:0] slv_id,input       RESET,input       scl_i,      //I2C clkinput       sda_i,      //I2C data ini ...

/dl/829144.html

标签： verilog i2c 通信 slave

上传时间： 2022-02-03

上传用户：zhengtiantong

ACTIVESYNC41.RAR

视频图像格式转换芯片的算法研究

/dl/20.html

标签： 视频图像格式转换芯片算法研究

上传时间： 2013-05-25

上传用户：eeworm

ISE 120

模拟电子技术基础（第四版）课件康华光主编 PPT格式

/dl/108.html

标签： 模拟电子技术基础

上传时间： 2013-05-15

上传用户：eeworm

ISPLEVER CLASSIC0

电子技术基础,模电,数电,通讯 PPT完整版

/dl/109.html

标签： 电子技术模电数电

上传时间： 2013-04-15

上传用户：eeworm

«

25

26

27

28

29

30

31

32

33

34

»

Reg 333条

按分类查找:

AC220V转DC(12V15W )电源板AD设计硬件原理图+PCB文件 2层板设计大小为100

ad9280_9708 ADDA模块硬件资料+PDF原理图+AD PADS CADENCE3中格式原

FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明使用 FPGA

ADS8329 Verilog fpga 驱动源码 2.7V 至 5.5V 16 位 1MSPS 串

FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和数码管显示

spi 通信的master部分使用的verilog语言实现

verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型

ACTIVESYNC41.RAR

ISE 120

ISPLEVER CLASSIC0

Tags 推荐

下载排行

友情链接