spi 通信的master部分使用的verilog语言实现，可以做为你的设计参考。
module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);
input rstb,clk,mlb,start;
input [7:0] tdat; //transmit data
input [1:0] cdiv; //clock divider
input din;
output reg ss;
output reg sck;
output reg dout;
output reg done;
output reg [7:0] rdata; //received data
parameter idle=2'b00;
parameter send=2'b10;
parameter finish=2'b11;
reg [1:0] cur,nxt;
reg [7:0] treg,rreg;
reg [3:0] nbit;
reg [4:0] mid,cnt;
reg shift,clr;
资源简介：spi 通信的master部分使用的verilog语言实现，可以做为你的设计参考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata); input rstb,clk,mlb,start; input [7:0] tdat; //transmit data input [1:0] cdiv; /...
上传时间： 2022-02-03
上传用户：突破自我
资源简介：采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!
上传时间： 2016-03-20
上传用户：Altman
资源简介：SPI协议的VHDL/Verilog语言实现。
上传时间： 2015-08-16
上传用户：baiom
资源简介：Recite(一个辅助英语学习软件源码) 该程序的UI部分使用了WTL7.5。WTL7.5可以很容易的在微软的官方网站找到，安装也很简单。 另外使用了BOOST库中的部分内容。包括filesystem用于操作文件名和目录，可以在（ http://lunatic.bokee.com/5899788.html ）找...
上传时间： 2015-09-19
上传用户：fxf126@126.com
资源简介：通信系统仿真时使用的插值程序，对仿真的BLER进行有效的插值，可以估计出不能仿真到的点。可以对仿真进行预测
上传时间： 2014-01-18
上传用户：ljt101007
资源简介：实现了USB接口。介绍了如何使用VERILOG语言实现USB的程序设计。
上传时间： 2016-05-01
上传用户：ynwbosss
资源简介：摩托罗拉SPI通信sourcecode,对于程序开发的人来说,写底层的东西,一定要看
上传时间： 2017-07-20
上传用户：变形金刚
资源简介：AES高级加密算法的verilog语言实现。同时附有AES协议的pdf文档，和此代码的测试程序，可作为一个IP核直接使用，可减少开发人员的设计时间。
上传时间： 2014-01-08
上传用户：PresidentHuang
资源简介：上海数传信息科技有限公司的所有模块使用的都是2.4Ghz频段，直序扩频（DSSS）的通信方式；所有模块本身都具有不可更改的独一无二的，64位的身份编号。它们组成满足不同实际需要的无线数传网络平台
上传时间： 2013-12-21
上传用户：1109003457
资源简介：上海数传信息科技有限公司的所有模块使用的都是2.4Ghz频段，直序扩频（DSSS）的通信方式；所有模块本身都具有不可更改的独一无二的，64位的身份编号。它们组成满足不同实际需要的无线数传网络平台
上传时间： 2016-08-22
上传用户：czl10052678
