同步FIFO功能，verilog语言描述，通过了modelsim 6.0 仿真，Quartue综合
/dl/223998.html
标签： FIFO
上传时间： 2014-12-03
上传用户：wangdean1101
一种新的FIFO实现方法,verilog描述，通过modelsim 6.0 仿真，Quartue综合
/dl/223999.html
标签： verilog FIFO 实现方法
上传时间： 2015-11-20
上传用户：qq1604324866
Circular_Buffer，流水线型多位缓存器，verilog语言描述。通过modelsim 6。0仿真，quartus 综合通过。
/dl/224002.html
标签： Circular_Buffer
上传时间： 2014-01-25
上传用户：cuibaigao
full adder设计代码，verilog 语言描述，通过modelsim 仿真，quartus综合
/dl/224003.html
标签： adder full 代码
上传用户：标点符号
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。 ...
/dl/228649.html
标签： GPS Position Global System
上传时间： 2015-12-01
上传用户：李彦东
目 录 第 一 节ispDesignEXPERT 简 介 第 二 节ispDesignEXPERT System 的 原 理 图 输 入 第 三 节设 计 的 编 译 与 仿 真 第 四 节ABEL 语 言 和 原 理 图 混 合 输 入 第 五 节ispDesignEXPERT System 中 VHDL 和Verilog 语 言 的 设 计 方 法 第 六 节 在 系 统 编 程 的 操 作 方 法 第 七 节ModelSim 的 使 用 方 法 ...
/dl/229463.html
标签： ispDesignEXPERT System
上传时间： 2015-12-03
上传用户：zuozuo1215
如题，ModelSim se 6.2的破解方法说明，pdf版本，很好用。
/dl/233261.html
标签：
上传时间： 2013-12-22
上传用户：日光微澜
DSP Builder设计初步,介绍Matlab/DSP Builder及其设计流程，正弦信号发生器完整的设计过程，以及使用Matlab、quartusII\modelsim详细的仿真过程。
/dl/236194.html
标签： Builder DSP Matlab 设计流程
上传时间： 2013-12-24
上传用户：nanfeicui
本程序对如何使用altera系列芯片片上ram进行实例演示，采用Verilog HDL语言编写，并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序，值得一看。
/dl/247464.html
标签： altera ram 程序 如何使用
上传时间： 2016-01-17
上传用户：凤临西北
本系统使用VHDL语言进行设计，采用自上向下的设计方法。目标器件选用Xilinx公司的FPGA器件，并利用Xilinx ISE 7.1 进行VHDL程序的编译与综合，然后用Modelsim Xilinx Edition 6.1进行功能仿真和时序仿真。
/dl/249262.html
标签： VHDL 语言
上传时间： 2016-01-21
上传用户：541657925
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
