通过对伪码捕获原理进行分析以及对各种捕获方法进行比较,确定一种性能好、易实现的串并混合搜索捕获方案。并给出了一个在实际系统中成功应用的捕获电路,用Modelsim对伪码捕获电路部分模块的性能进行了仿真。
/dl/40035.html
标签： FPGA 扩频码
上传时间： 2013-10-23
上传用户：缥缈
设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。设计采用寄存器传输级（RTL）硬件描述语言（Verilog HDL），利用时分复用和流水线处理等技术，完成了方向滤波指纹图像增强算法在FPGA上的实现。整个系统通过了Modelsim的仿真验证并在Terasic公司的DE2平台上完成了硬件测试。设计共消耗了3716个逻辑单元，最高 ...
/dl/40323.html
标签： FPGA 方向 指纹 图像增强算法
上传时间： 2013-11-06
上传用户：rishian
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this ...
/dl/40390.html
标签： Verilog HDL 多功能 数字
上传时间： 2013-11-10
上传用户：hz07104032
FPGA
/dl/41998.html
标签： MODELSIM 仿真 视频教程 计数器
上传时间： 2013-10-20
上传用户：木子叶1
IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块 ...
/dl/42501.html
标签： modelsim 仿真 IP核 仿真库
上传时间： 2013-11-02
上传用户：谁偷了我的麦兜
我近期计划陆续整理出以下几个方面的学习笔记：初学 ModelSimSE 时被迷糊了几天的若干概念；在 ModelSimSE 中添加 ALTERA 仿真库的详细步骤；用 ModelSimSE 进行功能仿真和时序仿真的方法（ALTERA 篇）；ModelSimSE 中常用到的几个命令及 DO文件的学习笔记；近来学到的几招 TestBench 的技巧 ...
/dl/42504.html
标签： Modelsim Altera
上传时间： 2013-10-13
上传用户：18602424091
增强型8051的VHDL源代码，两个周期执行一条指令，仿真工具为Modelsim，开发板为Altera的EP1C20开发板
/dl/128302.html
标签： 8051 VHDL 增强型 源代码
上传时间： 2013-12-31
上传用户：佳期如梦
fli接口程序，实现接口MODELSIM 与PCI之间的互访
/dl/128562.html
标签： fli 接口程序
上传时间： 2015-03-14
上传用户：xjz632
这是一个Verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。
/dl/133575.html
标签： Verilog RISC HDL cpu
上传时间： 2015-03-26
上传用户：qiao8960
用verilog编写的网卡芯片rtl级。前仿后仿都通过了，可以在modelsim上运行察看
/dl/135642.html
标签： verilog rtl 编写 网卡芯片
上传时间： 2015-03-31
上传用户：lxm
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
