(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过
/dl/342294.html
标签： 卷积 编解码器
上传时间： 2013-12-17
上传用户：hphh
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使 用的电路，并在 ModelSim 上进行验证。 ...
/dl/349872.html
标签： FPGA CPLD VHDL 分频器
上传时间： 2013-12-15
上传用户：从此走出阴霾
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Syn ...
/dl/349874.html
标签： VHDL 计数器 仿真 过程
上传时间： 2016-10-04
上传用户：Yukiseop
altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序，已经过matlab 和modelsim 验证，文件中包含TESTBENCH ，直接可用
/dl/351808.html
标签： verilog altera zigzag fpga
上传时间： 2016-10-08
上传用户：362279997
脉冲宽度调制，VHDL代码编写，包括QUARTUSII和MODELSIM工程以及testbench
/dl/354994.html
标签： 脉冲宽度调制
上传时间： 2016-10-16
上传用户：kernaling
本文是自已写的电子密码锁的详细开发过程，用的是Modelsim进行仿真实现，打开文档lzp
/dl/356258.html
标签： 电子密码锁 过程
上传时间： 2016-10-19
上传用户：大融融rr
这是我个人写的DLX处理器流水线的Verilog代码，在ModelSim中仿真通过，并且在ISE中能综合！即可以下载到FPGA中运行指令，指令可以根据需要定义，也可和相应的编译器配合使用，这里给学习流水线和Verilog的朋友共享。
/dl/371730.html
标签： Verilog DLX 处理器 代码
上传时间： 2016-11-27
viterbi 硬判决译码，基本实现了（2，1，9）卷积码的硬判决译码，用modelsim RTL仿真通过
/dl/374138.html
标签： viterbi 译码
上传时间： 2016-12-02
上传用户：秦莞尔w
Verilog作业 ：自己写的源码输入，补码输出的，由状态机控制的四位加法器，为保证时序，加法器模块为超前近位加法器，包含测试台，通过 Modelsim 、Synplify仿真。
/dl/379198.html
标签： Verilog 源码 输入
上传时间： 2014-01-21
上传用户：zm7516678
Verilog-RISC CPU 代码 实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。 北航
/dl/383287.html
标签： Verilog-RISC RISC CPU cpu
上传时间： 2016-12-25
上传用户：han_zh
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
