为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为零的运算结果，节省了进位选择等待的时间，最后利用XILINX进行时 ...
/dl/21478.html
标签： 进位 加法器 硬件 电路实现
上传时间： 2013-12-19
上传用户：jshailingzzh
8位加法器和减法器设计实习报告
/dl/21488.html
标签： 8位 加法器 减法器 实习报告
上传时间： 2013-10-22
上传用户：sjyy1001
EDA课程设计8位十进制乘法器。
/dl/32183.html
标签： 8位 十进制 乘法器
上传时间： 2013-10-17
上传用户：牛津鞋
设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发板上进行了验证. ...
/dl/32711.html
标签： FPGA 精度 浮点数 乘法器设计
上传时间： 2013-10-09
上传用户：xjy441694216
超前进位加法器的设计
/dl/34438.html
标签： 进位 加法器
上传时间： 2013-10-19
上传用户：shen_dafa
/dl/38985.html
上传用户：ZOULIN58
/dl/40361.html
上传时间： 2013-10-13
上传用户：yl1140vista
一个并行高速乘法器芯片的设计与实现
/dl/107440.html
标签： 并行 乘法器 片的设计
上传时间： 2014-01-08
上传用户：虫虫虫虫虫虫
用C语言实现的乘法器
/dl/111587.html
标签： C语言 乘法器
上传时间： 2013-12-08
上传用户：moerwang
一个无符号的加法器小程序
/dl/113682.html
标签： 符号 加法器 程序
上传时间： 2014-01-12
上传用户：cjl42111
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
