该文档为基于FPGA的数字锁相环的研究与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
/dl/833124.html
标签： fpga
上传时间： 2022-04-27
上传用户：wwa875
该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
/dl/833324.html
标签： dsp
上传时间： 2022-05-01
上传用户：hbsun
采用用verilog语言编写的全数字锁相环的源代码，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
/dl/834319.html
标签： verilog
上传时间： 2022-05-22
上传用户：yiyewumian
很好的全数字锁相环源程序，大家有需要的可以看看
/dl/840195.html
标签： 锁相环
上传时间： 2022-07-22
上传用户：lipengxu
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时， ...
/dl/13062.html
标签： FPGA 应用于 全数字 锁相环
上传时间： 2013-07-06
上传用户：LouieWu
随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一... ...
/dl/13358.html
标签： FPGA 全数字 锁相环
上传时间： 2013-06-09
上传用户：mosliu
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 k ...
/dl/18237.html
标签： 高频感应 加热电源 模拟锁相环 频率
上传时间： 2013-08-22
上传用户：nairui21
研究了一种利用corid 算法的矢量及旋转模式对载波同步中相位偏移进行估计并校正的方法.设计并实现了基于corid 算法的数字锁相环.通过仿真验证了设计的有效性和高效性.
/dl/21281.html
标签： 载波同步 设计方案 锁相环
上传时间： 2013-11-21
上传用户：吾学吾舞
锁相环问题的仿真，可以解决数字锁相环的仿真问题
/dl/489381.html
标签： 锁相环 仿真
上传时间： 2014-03-06
上传用户：Yukiseop
数字锁相环的verilog代码，在quartus上运行
/dl/523357.html
标签： verilog 锁相环
上传时间： 2021-01-11
上传用户：
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
