一种载波同步锁相环设计方案

相 关 资 源

• 一种载波同步锁相环设计方案免费下载

  资源简介：研究了一种利用corid 算法的矢量及旋转模式对载波同步中相位偏移进行估计并校正的方法.设计并实现了基于corid 算法的数字锁相环.通过仿真验证了设计的有效性和高效性.

  标签： 载波同步 设计方案 锁相环

  上传时间： 2013-11-21

  上传用户：吾学吾舞

• 基于FPGA实现的一种新型数字锁相环免费下载

  资源简介：基于FPGA实现的一种新型数字锁相环

  标签： FPGA 新型数字 锁相环

  上传时间： 2013-08-07

  上传用户：2467478207

• 基于FPGA实现的一种新型数字锁相环免费下载

  资源简介：基于FPGA实现的一种新型数字锁相环

  标签： FPGA 新型数字 锁相环

  上传时间： 2014-01-12

  上传用户：13160677563

• 基于FPGA实现的一种新型数字锁相环免费下载

  资源简介：基于FPGA实现的一种新型数字锁相环

  标签： FPGA 新型数字 锁相环

  上传时间： 2014-01-02

  上传用户：cylnpy

• 一种改进的全数字锁相环设计 一种改进的全数字锁相环设计免费下载

  资源简介：一种改进的全数字锁相环设计 一种改进的全数字锁相环设计

  标签： 全数字 锁相环

  上传时间： 2013-12-24

  上传用户：stampede

• 基于FPGA的数字三相锁相环的优化设计免费下载

  资源简介：数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明...

  标签： FPGA 数字 三相 优化设计

  上传时间： 2013-11-15

  上传用户：yjj631

• 基于FPGA的数字三相锁相环的优化设计免费下载

  资源简介：数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明...

  标签： FPGA 数字 三相 优化设计

  上传时间： 2013-10-22

  上传用户：emhx1990

• 基于FPGA的全数字锁相环设计免费下载

  资源简介：基于FPGA的全数字锁相环设计,内有设计过程和设计思想

  标签： FPGA 全数字 锁相环

  上传时间： 2013-08-13

  上传用户：fqscfqj

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

  标签： 数据 Q5 PLL 输入

  上传时间： 2014-06-09

  上传用户：daguda

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致,...

  标签： PLL 数字锁相环 接收 数字

  上传时间： 2013-12-31

  上传用户：hphh