FPGA里面的分频器相关资料
/dl/277080.html
标签： FPGA 分频器
上传时间： 2016-03-29
上传用户：Miyuki
vhdl语言编写的2分频器代码，简单易懂
/dl/287741.html
标签： vhdl 语言 编写 分频器
上传时间： 2014-01-08
上传用户：lht618
技术分频器。把时钟分为奇数个，好像我做出来是个通用的。
/dl/290087.html
标签： 分频器 分 时钟
上传时间： 2014-01-20
上传用户：515414293
EDA常用计数函数VHDL程序设计,基于VHDL的交通灯设计实例&分频器
/dl/291354.html
标签： VHDL EDA 函数 交通灯
上传时间： 2013-12-23
上传用户：yyq123456789
计数,定时器应用.拨码开关一次只选一个..393作分频器用
/dl/297487.html
标签： 393 定时器 分频器 拨码开关
上传时间： 2014-01-07
上传用户：lhw888
VHDL分频器，利用分频比较错法，要实现K=324/28=8.3571428571...的分频周期为28，18个8分频和10个9分频循环，所以设一个０到２7的循环计数器，每当1、4、7、10、13、16、19、22、27时进行9分频，其他时为8分频；为使占空比尽量接近50％，需要在每一个8或9分频中设定一下输出几个时钟的0和1。 ...
/dl/301929.html
标签： VHDL 分频器
上传时间： 2013-11-29
上传用户：1079836864
用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制
/dl/303000.html
标签： vhdl 分频器
上传时间： 2016-06-01
上传用户：6546544
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单 ...
/dl/308242.html
标签： altera FPGA PLL 分频器
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
一个可实现多倍（次）分频器VHDL源代码设计
/dl/319861.html
标签： VHDL 分频器 源代码
上传时间： 2014-01-27
上传用户：2467478207
一个基于CPLD/FPGA的半整数分频器的设计的文档资料
/dl/319864.html
标签： CPLD FPGA 整数 分频器
上传时间： 2016-07-13
上传用户：CHENKAI
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
