技术分频器。把时钟分为奇数个

相 关 资 源

• 技术分频器。把时钟分为奇数个免费下载

  资源简介：技术分频器。把时钟分为奇数个，好像我做出来是个通用的。

  标签： 分频器 分 时钟

  上传时间： 2014-01-20

  上传用户：515414293

• 一个3分频器。可进一步改装成实际需要的分频器使用免费下载

  资源简介：一个3分频器。可进一步改装成实际需要的分频器使用

  标签： 分频器

  上传时间： 2014-11-28

  上传用户：ruixue198909

• 2.5分频器。算是小数分频的一个例子。我们以前做实验的时候用来写实验报告滴~还有好多呢免费下载

  资源简介：2.5分频器。算是小数分频的一个例子。我们以前做实验的时候用来写实验报告滴~还有好多呢，慢慢上传吧~

  标签： 2.5 分频器 小数分频 实验

  上传时间： 2016-04-30

  上传用户：xz85592677

• verilog实现的奇数分频器 针对任何规模的奇数分频免费下载

  资源简介：verilog实现的奇数分频器 针对任何规模的奇数分频

  标签： verilog 分频器 分频 模

  上传时间： 2017-06-19

  上传用户：GavinNeko

• 74LS294 74LS292分频器免费下载

  资源简介：数字芯片的简单应用有74LS294和74LS292分频器。

  标签： 74 LS 294 292

  上传时间： 2013-12-27

  上传用户：caiguoqing

• 分频器免费下载

  资源简介：分频器，用于时钟信号的分频及倍频，供专业人事学习研究使用

  标签： 分频器

  上传时间： 2016-09-18

  上传用户：caiiicc

• 好的分频器设计程序免费下载

  资源简介：好的分频器设计程序，有三个，二分频，八分频随便改，比较实用

  标签： 分频器 设计程序

  上传时间： 2016-07-15

  上传用户：songyue1991

• 这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器免费下载

  资源简介：这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器，在运用时，不需要阅读VHDL源代码，只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。

  标签： VHDL 语言 编写 参数

  上传时间： 2015-08-23

  上传用户：xinyuzhiqiwuwu

• 利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23）免费下载

  资源简介：利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用HEX1~HEX0显示秒钟（0~59）。

  标签： HEX 计数器 模 1Hz

  上传时间： 2014-12-20

  上传用户：dbs012280

• VHDL语言的高频时钟分频模块。一种新的分频器实现方法。免费下载

  资源简介：VHDL语言的高频时钟分频模块。一种新的分频器实现方法。

  标签： VHDL 语言 分频 模块

  上传时间： 2017-07-21

  上传用户：cylnpy