数控分频器设计:对于一个加法计数器，装载不同的计数初始值时，会有不同频率的溢出输出信号。计数器溢出时，输出‘1’电平，同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号；否则输出‘0’电平。
/dl/175649.html
标签： 数控 分频器 加法 计数器
上传时间： 2015-07-16
上传用户：wxhwjf
vhdl语言写的基数分频器，多平台，通过MODESIM仿真
/dl/177213.html
标签： vhdl 语言 分频器
上传时间： 2015-07-20
上传用户：541657925
多数位分频器.............................................可直接编译
/dl/177798.html
标签： 数位 分频器 编译
上传时间： 2015-07-22
上传用户：whenfly
基于VHDL语言描述的一个分频器，根据端口值，可作为四分频，八分频等分频器使用。
/dl/177924.html
标签： VHDL 语言 分频器
上传时间： 2013-12-31
上传用户：集美慧
非整数分频器 分频系数为无限不循环小数 vhdl
/dl/185356.html
标签： vhdl 整数 分频器 分频
上传时间： 2015-08-17
上传用户：cccole0605
用Verilog实现基于FPGA的通用分频器
/dl/186464.html
标签： Verilog FPGA 分频器
上传时间： 2015-08-20
上传用户：songrui
windows32 汇编 8253分频器
/dl/186651.html
标签： windows 8253 32 汇编
上传时间： 2013-12-01
上传用户：亚亚娟娟123
这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器，在运用时，不需要阅读VHDL源代码，只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。
/dl/187557.html
标签： VHDL 语言 编写 参数
上传时间： 2015-08-23
上传用户：xinyuzhiqiwuwu
本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.
/dl/187644.html
标签： VerilogHDL 语言 分频器 计数器
上传时间： 2013-12-15
上传用户：缥缈
本文主要介绍了50％占空比三分频器的三种设计方法，并给出了图形设计、VHDL设计、编译结果和仿真结果。设计中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2软件平台上进行。
/dl/187740.html
标签： 三分频 设计方法
上传时间： 2014-01-25
上传用户：凌云御清风
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
