verilog hdl经典例程

源代码在线查看： compare.v


相关代码
compare.v compare.v compare.v compare.v compare.v compare.v compare_tb.v.bak compare.v

				module compare(equal,a,b);
				input a,b;
				output equal;
				assign equal=(a==b)?1:0;
				endmodule


相关资源
verilog hdl经典例程 100多例Verilog HDL 经典编程 STC12C5A60S2精简开发板使用手机及其经典例程 Java经典例程从外国一大学计算机教授出版物下载的代码经典一个UCOS下的经典例程一个UCOS下的经典例程一个UCOS下的经典例程一个UCOS下的经典例程