加法器（使用verilog编写的）,虽然简单

相 关 资 源

• 加法器（使用verilog编写的）,虽然简单免费下载

  资源简介：加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！

  标签： verilog 加法器 编写

  上传时间： 2013-12-10

  上传用户：410805624

• 使用Verilog编写的同步FIFO免费下载

  资源简介：使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据，\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。

  标签： Verilog FIFO 编写

  上传时间： 2013-08-12

  上传用户：ljt101007

• 一个关于MEMORY设计的原代码,使用VERILOG编写的 希望对大家有些帮助免费下载

  资源简介：一个关于MEMORY设计的原代码,使用VERILOG编写的 希望对大家有些帮助

  标签： VERILOG MEMORY 代码 编写

  上传时间： 2013-12-24

  上传用户：change0329

• 基于Sun SPOT技术的光强度传感器程序（Java语言编写的）免费下载

  资源简介：基于Sun SPOT技术的光强度传感器程序（Java语言编写的）

  标签： SPOT Java Sun 光强度

  上传时间： 2016-12-24

  上传用户：h886166

• 使用Verilog编写的同步FIFO免费下载

  资源简介：使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据， FIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。

  标签： Verilog FIFO 编写

  上传时间： 2017-04-08

  上传用户：离殇

• 32位元浮点数加法器,用于以VHDL编写的32位元CPU免费下载

  资源简介：32位元浮点数加法器,用于以VHDL编写的32位元CPU

  标签： VHDL CPU 浮点数 加法器

  上传时间： 2014-12-19

  上传用户：坏天使kk

• 两个浮点数相加的加法器免费下载

  资源简介：两个浮点数相加的加法器，使用verilog编写

  标签： 浮点数 加法器

  上传时间： 2016-07-22

  上传用户：hustfanenze

• verilog shi 实现的加法器（8位）适用于初学asic免费下载

  资源简介：verilog shi 实现的加法器（8位）适用于初学asic

  标签： verilog asic shi 8位

  上传时间： 2015-06-02

  上传用户：一诺88

• 这是一个很好的Verilog 编写的8位RISC CPU源码（可做为MCU）免费下载

  资源简介：这是一个很好的Verilog 编写的8位RISC CPU源码（可做为MCU），并且包括完整的C 语言的测试代码。

  标签： Verilog RISC CPU MCU

  上传时间： 2014-01-05

  上传用户：李梦晗

• verilog编写的32位浮点加法器免费下载

  资源简介：verilog编写的32位浮点加法器

  标签： verilog 编写 浮点 加法器

  上传时间： 2015-03-09

  上传用户：372825274