排序:上传时间 相关度 下载量 查看数

RS译码器 17396

按分类查找:

  • 数字电子钟是一种精确的计时工具

    数字电子钟是一种精确的计时工具,它精确显示秒、分、时,是一种比传统机械表更灵活方便的钟表。还可附加闹铃,报时等功能。因而在日常生活的各种领域应用广泛。数字电子钟由秒信号发生器、“时、分、秒”计数器,译码器及显示器,校时电路组成。秒信号发生器是整个系统的时基信号,作为秒脉冲送入计数器,计数结果通过“时 ...

    /dl/455116.html

    标签: 数字电子钟 计时

    上传时间: 2013-12-26

    上传用户:hullow

  • 4位二进制加法器

    4位二进制加法器,vhdl实现,外带译码器部分,清晰简洁,可读性好

    /dl/460667.html

    标签: 二进制 加法器

    上传时间: 2017-07-03

    上传用户:1101055045

  • 卷积码的MATLAB实现

    卷积码的MATLAB实现,包括编码器和译码器。

    /dl/467678.html

    标签: MATLAB 卷积码

    上传时间: 2014-12-06

    上传用户:franktu

  • 1、用feng模块将选手按下按键信号输出高电平给锁存模块lockb

    1、用feng模块将选手按下按键信号输出高电平给锁存模块lockb,进行锁存的同时发出aim信号实现声音提示,并使count模块进行答题时间的倒计时,在计满100妙后送出声音提示; 2、用ch41a模块将抢答结果转换为二进制数; 3、用sel模块产生数码管片选信号; 4、用ch42a模块将对应数码管片选信号,送出需要的显示信号; 5、用 ...

    /dl/475566.html

    标签: lockb feng 模块 按键

    上传时间: 2013-12-21

    上传用户:ahljj

  • ZGL7289全套中文资料+实例 ZLG7289B是广州周立功单片机发展有限公司自行设计的

    ZGL7289全套中文资料+实例 ZLG7289B是广州周立功单片机发展有限公司自行设计的,具有SPI串行接口功能的可同时驱动8位共阴式数码管(或64只独立LED)的智能显示驱动芯片,该芯片同时还可连接多达64键的键盘矩阵,单片即可完成LED显示﹑键盘接口的全部功能,该芯片经过了多年的验证,现正式转化为ASIC芯片,一次性流片成功,让 ...

    /dl/484120.html

    标签: 7289 7289B ZGL ZLG

    上传时间: 2017-08-31

    上传用户:wweqas

  • VHDL实例

    VHDL实例,各个方面均有,基本语法,状态机,汉明码,寄存器,步进电机控制器,表决器,多路选择器,译码器等等

    /dl/487908.html

    标签: VHDL

    上传时间: 2013-12-28

    上传用户:stewart·

  • 系统实验板原理图掌握七段码显示器硬件线路原理掌握用HD7279A 芯片 实现显示的编程方法 HD7279A 是一片具有串行接口的,可同时驱动8 位共阴式数码管(或64 只独立LED)的 智能显示

    系统实验板原理图掌握七段码显示器硬件线路原理掌握用HD7279A 芯片 实现显示的编程方法 HD7279A 是一片具有串行接口的,可同时驱动8 位共阴式数码管(或64 只独立LED)的 智能显示驱动芯片该芯片同时还可连接多达64 键的键盘矩阵 HD7279A 内部含有译码器可直接接受16 进制码HD7279A 还同时具有2 种译码方 式HD7279A 还具有多种 ...

    /dl/489317.html

    标签: 7279A 7279 HD LED

    上传时间: 2014-01-23

    上传用户:tedo811

  • 一个verilog源代码

    一个verilog源代码,用于译码器的编程。

    /dl/490587.html

    标签: verilog 源代码

    上传时间: 2014-11-26

    上传用户:希酱大魔王

  • 利用EDA工具MAX-PlusII的VDHL输入法

    利用EDA工具MAX-PlusII的VDHL输入法,输入VHDL程序,实现2位计数器,在七段译码器上以十进制显示:0、1、2、3、0、...。时钟信号使用83管脚。采用自动机状态转换方式设计该计数器;建立相应仿真波形文件,并进行波形仿真;分析设计电路的正确性。 ...

    /dl/493440.html

    标签: MAX-PlusII VDHL EDA 输入法

    上传时间: 2014-01-25

    上传用户:ZJX5201314

  • FPGA开发板的代码,简单的逻辑的实现

    基础实验_01_多路复用器   :4通道8位带三态输出 基础实验_02_多路解复用器 :4通道8位带三态输出 基础实验_03_编码器       :8位输入3位输出编码器 基础实验_04_优先编码器   :8位输入3位输出高位优先 基础实验_05_译码器       :3位输入8位输出译码器 . ...

    /dl/501431.html

    标签: FPGA 代码 verilog HDL 参考例程

    上传时间: 2015-03-30

    上传用户:YY-燕