按分类查找:

  • protel 99se 使用技巧以及常见问题解决方法

    protel 99se 使用技巧以及常见问题解决方法:里面有一些protel 99se 特别技巧,还有我们经常遇到的一些问题!如何使一条走线至两个不同位置零件的距离相同? 您可先在Design/Rule/High Speed/Matched Net Lengths的规则中来新增规则设定,最后再用Tools/EqualizeNet Lengths 来等长化即可。 Q02、在SCHLIB中造一零件其PIN的 ...

    /dl/39513.html

    标签: protel 99 se 使用技巧

    上传时间: 2015-01-01

    上传用户:yxgi5

  • 《器件封装用户向导》赛灵思产品封装资料

    Introduction to Xilinx Packaging Electronic packages are interconnectable housings for semiconductor devices. The major functions of the electronic packages are to provide electrical interconnections between the IC and the board and to efficiently remove heat generated by the device. Feature sizes a ...

    /dl/39540.html

    标签: 封装 器件 用户 赛灵思

    上传时间: 2013-11-21

    上传用户:不懂夜的黑

  • XAPP440 - Xilinx CPLD的上电性能

    Applying power to a standard logic chip, SRAM, or EPROM, usually results in output pinstracking the applied voltage as it rises. Programmable logic attempts to emulate that behavior,but physics forbids perfect emulation, due to the device programmability. It requires care tospecify the pin behavio ...

    /dl/40065.html

    标签: Xilinx XAPP CPLD 440

    上传时间: 2013-11-24

    上传用户:253189838

  • Cadence 应用注意事项

    Cadence 应用注意事项             1、 PCB 工艺规则             以下规则可能随中国国内加工工艺提高而变化             1.1. 不同元件间的 ...

    /dl/40317.html

    标签: Cadence 注意事项

    上传时间: 2013-12-13

    上传用户:sjy1991

  • FPGA连接DDR2的问题讨论

    我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB),分立器件选用8片MT47H512M8。设计目标:当客户使用内存条时,8片分立器件不焊接;当使用直接贴片分立内存颗粒时,SODIMM内存条不安装。请问专家:1、在设计中,先用Xilinx MIG工具生成DDR2的Core后,管脚约束文件是否还可 ...

    /dl/40337.html

    标签: FPGA DDR2 连接 问题讨论

    上传时间: 2013-10-21

    上传用户:jjq719719

  • 用单层PCB设计超低成本混合调谐器

    今天,电视机与视讯转换盒应用中的大多数调谐器采用的都是传统单变换MOPLL概念。这种调谐器既能处理模拟电视讯号也能处理数字电视讯号,或是同时处理这两种电视讯号(即所谓的混合调谐器)。在设计这种调谐器时需考虑的关键因素包括低成本、低功耗、小尺寸以及对外部组件的选择。本文将介绍如何用英飞凌的MOPLL调谐芯片TUA603 ...

    /dl/40349.html

    标签: PCB 调谐器

    上传时间: 2013-11-21

    上传用户:时代将军

  • PCB设计问题集锦

    PCB设计问题集锦 问:PCB图中各种字符往往容易叠加在一起,或者相距很近,当板子布得很密时,情况更加严重。当我用Verify Design进行检查时,会产生错误,但这种错误可以忽略。往往这种错误很多,有几百个,将其他更重要的错误淹没了,如何使Verify Design会略掉这种错误,或者在众多的错误中快速找到重要的错误。    答 ...

    /dl/40440.html

    标签: PCB 设计问题 集锦

    上传时间: 2014-01-03

    上传用户:Divine

  • IC封裝製程簡介(IC封装制程简介)

    半導體的產品很多,應用的場合非常廣泛,圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別,圖一中不同類別的英文縮寫名稱原文為   PDID:Plastic Dual Inline Package SOP:Small Outline Package SOJ:Small Outline J-Lead Package PLCC:Plastic Leaded Chip Carrier QFP:Quad Fla ...

    /dl/40471.html

    标签: 封裝 IC封装 制程

    上传时间: 2013-11-04

    上传用户:372825274

  • Protel使用中的一些问题和解答

    Q01、如何使一条走线至两个不同位置零件的距离相同?  您可先在Design/Rule/High Speed/Matched Net Lengths的规则中来新增规则设定,最 后再用Tools/EqualizeNet Lengths 来等长化即可。   Q02、在SCHLIB中造一零件其PIN的属性,如何决定是Passive, Input, I/O, Hi- Z, ...

    /dl/40485.html

    标签: Protel

    上传时间: 2013-11-07

    上传用户:tangsiyun

  • PCB LAYOUT初学者必看!

    PCB LAYOUT技术大全---初学者必看!  PROTEL相关疑问 1.原理图常见错误: (1)ERC报告管脚没有接入信号: a. 创建封装时给管脚定义了I/O属性; b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上; c. 创建元件时pin方向反向,必须非pin name端连线。 (2)元件跑到图纸界外:没有在 ...

    /dl/40487.html

    标签: LAYOUT PCB 初学者

    上传时间: 2013-10-20

    上传用户:kbnswdifs