5 bits 的加法器與減法器合併電路之原始程式製作
/dl/297561.html
标签： bits 加法器 法器 程式
上传时间： 2016-05-18
上传用户：ippler8
里面是一个FIR滤波器的设计报告 里面有具体的 代码 等等 加法器 乘法器 见发起 等等 承平
/dl/298500.html
标签： FIR 滤波器 报告 代码
上传时间： 2014-01-10
上传用户：iswlkje
除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八 ...
/dl/299485.html
标签： 除法器 除法 符号
上传时间： 2014-11-23
上传用户：皇族传媒
64位verilog加法器，希望对大家有帮助
/dl/299815.html
标签： verilog 加法器
上传时间： 2016-05-24
上传用户：zhengjian
本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
/dl/301246.html
标签： 加法器 程序 二进制 8位
上传时间： 2014-11-29
上传用户：270189020
加法器的VHDL代码，可以在很多地方直接应用
/dl/301494.html
标签： VHDL 加法器 代码
上传时间： 2013-12-31
上传用户：恋天使569
高效结构的多输入浮点乘法器在FPGA上的实现
/dl/302104.html
标签： FPGA 输入 浮点 乘法器
上传时间： 2013-11-28
上传用户：sammi
Quartus2实现的四位进制并行加法器 用VHDL语言实现
/dl/302206.html
标签： Quartus2 VHDL 进制 并行
上传时间： 2016-05-30
上传用户：yzhl1988
简单的加法器，让我们熟悉MFC环境下，对话框的编程，能让我们深入的了解开发的一般步骤
/dl/304255.html
标签： 加法器
上传时间： 2016-06-04
上传用户：ve3344
定点除法器程序，分为被除数大于除数和除数大于被除数两种情况
/dl/306329.html
标签： 定点 除法器 程序
上传时间： 2016-06-09
上传用户：wweqas
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
