8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位
/dl/288064.html
标签： 进位 8位 加法器
上传时间： 2016-04-25
上传用户：王小奇
8位加法器的实现，非流水线结构，很不错。我测试过，效率比较高
/dl/288149.html
标签： 8位 加法器
上传用户：bcjtao
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序 ...
/dl/292018.html
标签： xilinx VHDL 01 02
上传时间： 2014-09-06
上传用户：han_zh
此代码用于实现基2的SRT除法器设计，可以实现400MHz以上的32位定点无符号数除法器（除数、被除数和余数均由16位整数和16位小数组成，商由32位整数和16位小数构成,包括源代码和测试文件，可以直接仿真。
/dl/292356.html
标签： SRT 代码 除法器
上传时间： 2013-12-10
上传用户：playboys0
该模型用于搭建了一个基于时分割乘法器的电子式电能表的模型
/dl/292394.html
标签： 模型 时分 乘法器 电子式
上传时间： 2013-12-09
上传用户：赵云兴
使用硬件实现,通过FPGA验证的效率较高的加法器,
/dl/294513.html
标签： FPGA 硬件实现 效率 加法器
上传时间： 2016-05-11
上传用户：希酱大魔王
使用硬件实现,效率较高的乘法器,通过FPGA验证的
/dl/294515.html
标签： FPGA 硬件实现 效率 乘法器
上传用户：龙飞艇
经过精心设计的加法器的代码，并在FPGA硬件平台实现和验证过的
/dl/294524.html
标签： 加法器 代码
上传时间： 2014-01-11
上传用户：windwolf2000
经过精心设计的除法器的代码，并在FPGA硬件平台实现和验证过的
/dl/294527.html
标签： 除法器 代码
上传时间： 2014-11-24
上传用户：sk5201314
16位乘法器 16位乘法器 16位乘法器
/dl/296325.html
标签： 乘法器
上传时间： 2016-05-15
上传用户：yangbo69
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
