利用430做的一个产生时钟脉冲的程序，可以调的！
/dl/228869.html
标签： 430 时钟脉冲 程序
上传时间： 2014-01-11
上传用户：sxdtlqqjl
用ＭＡＴＬＡＢ产生各种时钟信号，对于不同的模块产生适当的始终信号．
/dl/235742.html
标签： 时钟信号
上传时间： 2014-01-06
上传用户：gxmm
通过fpga产生时钟的VHDL源码，QII7.1下调试通过
/dl/268023.html
标签： fpga VHDL 时钟 源码
上传时间： 2014-01-13
上传用户：lizhen9880
FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的写有效（wren）和写数据（wr_data） 、与读时钟同步的读有效（rden）和读数据（rd_data） 为了实现正 ...
/dl/292826.html
标签： FIFO wr_clk RAM 队列
上传时间： 2014-01-25
上传用户：赵云兴
这是序列检测器。串行序列产生是指根据时钟和相应的控制信号，产生稳定的单bit输出信号；监测器指根据相应时钟输入的电平序列，监测该序列中是否存在预设的序列，无论从第几个输入开始，只要存在，总能监测到。监测到予以标示。 ...
/dl/298668.html
标签： 序列 串行 检测器 时钟
上传时间： 2013-12-12
上传用户：sammi
本代码用于产生FPGA内部的一个200Mhz的时钟，使得内部信号在此时钟下同步工作
/dl/316711.html
标签： FPGA 200 Mhz 代码
上传时间： 2016-07-05
上传用户：cuiyashuo
AD9852的单音频产生波形程序 加载失时钟是内部设置的
/dl/353961.html
标签： 9852 AD 音频 波形
上传时间： 2013-12-20
上传用户：大融融rr
AD9852的单音频产生波形程序 加载失时钟是外部 设置的
/dl/353962.html
上传时间： 2016-10-13
上传用户：6546544
VHDL产生时钟50分频程序，供初学者参考
/dl/364436.html
标签： VHDL 时钟 分频 程序
上传时间： 2016-11-09
上传用户：watch100
Holtek单片机源码：此应用示范了使用HT48C10单片机的 16 位定时计数器产生内部中断以实现计时功能。这个应用依靠系统时钟频率作为计时的基准。此处所示的应用使用了 400KHz的系统时钟，通过内部除四分频产生 100KHz 的定时/计数器时钟。对于一个 16 位的计数器最大计数值为 65536，这将每隔 0.65536 秒产生一个内部中断。但 ...
/dl/394912.html
标签： Holtek 400 48C C10
上传时间： 2017-01-22
上传用户：wmwai1314
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
