FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的写有效（wren）和写数据（wr_data） 、与读时钟同步的读有效（rden）和读数据（rd_data） 为了实现正 ...
/dl/292826.html
标签： FIFO wr_clk RAM 队列
上传时间： 2014-01-25
上传用户：赵云兴
最新网络通信协议手册
/dl/207.html
标签： 网络通信协议
上传时间： 2013-06-12
上传用户：eeworm
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
