VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写， 意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可 ...
/dl/268499.html
标签： Description Integrated Hardware Language
上传时间： 2016-03-08
上传用户：hwl453472107
fpga中pll时钟实现的源代码，可实现倍频或分频
/dl/268500.html
标签： fpga pll 时钟 源代码
上传用户：hongmo
T/C2工作在异步模式下，由PC6(TOSC1)和PC7(TOSC2)外接的32.768KHz 的时钟驱动。T/C2对其1024分频后作为定时时钟。程序计算中断次数。
/dl/272629.html
标签： 模式
上传时间： 2013-12-29
上传用户：dyctj
采用Verilog HDL语言编写的交通灯控制系统，这是一个完整的毕设课题，分别有分频、显示译码、倒计时和动态显示驱动模块，实用价值很高，
/dl/273954.html
标签： Verilog HDL 语言 编写
上传时间： 2016-03-21
上传用户：R50974
Verilog 实现9999计数，内有分频模块，计数模块，译码，动态显示扫描等，用数码显示，
/dl/277395.html
标签： Verilog 9999
上传时间： 2016-03-30
上传用户：a6697238
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序 ...
/dl/292018.html
标签： xilinx VHDL 01 02
上传时间： 2014-09-06
上传用户：han_zh
本示例中使用了一个DCM模块，将输入时钟50MHz，倍频到100MHz，分频到25MHz，不同的频率值通过LED进行演示。
/dl/292760.html
标签： DCM 模块
上传时间： 2014-07-07
上传用户：亚亚娟娟123
PROTEUS仿真用单片机系统板 系统资源丰富： ★ 内置RAM 32KB模块 ★ 内置8位动态数码显示模块 ★ 内置8X8点阵显示模块 ★ 4位静态数码显示模块 ★ 4位级联的74LS164串并转换模块 ★ 内置8通道8位A/D转换 ★ 内置8位D/A转换 ★ 内置2路SPI和I2C总线接口 ★ 内置4路1－Wire总线接口 ★ 内置4X4矩阵式键盘 ★ 内置 ...
/dl/300781.html
标签： PROTEUS 模块 内置 8X8
上传时间： 2014-08-17
上传用户：hustfanenze
利用verilog语言，设计分频器，很不错的参考资料
/dl/305112.html
标签： verilog 语言
上传时间： 2013-12-03
上传用户：685
基于DE2实验板，Quartus6.0开发环境，驱动两行液晶，其中分频值可以设置的更小一些，调试成功，编译下载即可。
/dl/307347.html
标签： DE2 实验板
上传时间： 2016-06-12
上传用户：caozhizhi
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
