module clk_gen(clk); output clk; reg clk; `include"common.txt" initial begin while($time begin clk=initial_clock; #(period/2)clk=!initial_clock; #(period/2); end $finish; end endmodule
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
