FPGA的集成开发环境ISE中课仿真的Verilog代码集锦

源代码在线查看: clk_gen.v.bak

软件大小: 35 K
上传用户: jiangleip531
关键词: Verilog FPGA ISE 集成开发环境
下载地址: 免注册下载 普通下载 VIP

相关代码

								module clk_gen(clk);				output clk;				reg clk;				`include"./common.txt"				initial begin				   while($time				   begin				     clk=initial_clock;				     #(period/2)clk=!initial_clock;				     #(period/2);				   end				   $finish;				end				endmodule																																															

相关资源