module clk_gen(clk); output clk; integer counter[9:0]; reg clk; initial begin counter=0; clk=0; begin:forever_part forever begin counter=counter+1; if(counter>200) disable forever_part; #25 clk=~clk; end end end endmodule
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
