源码地带 > 电路图 > 电子资料下载 > 书籍源码 >夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件 > 查看压缩包源码

夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件

源代码在线查看： datactl.v

软件大小：	85 K
上传用户：	qq448792326
关键词：	TESTBENCH RISC_CPU modelsim 8位
下载地址：	免注册下载普通下载


相关代码
datactl.v datactl.v datactl.v datactl.v datactl.v datactl.v datactl.v datactl.v

				module datactl(data,in,data_ena);				    output[7:0] data;				    input[7:0] in;				    input data_ena;				    				    assign data=(data_ena)?in:8'hzz;				endmodule


相关资源
夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件最高优先级编码器 8位相等比较器三人表决器（三种不同的描述方式）加法器描述 8位总线收发器：74245 （注2）地址译码（for m68008）多路选择器（使用select语句）一个8位微处理器的VHDL代码以及testbench verilog RISC8 cpu CORE 8位RISC CPU 内核源码（VERILOG 版）一个很好的Atmel 的ARM的启动代码。（已经调试过了）数据结构》的全部代码实现（C语言）,配合《数据结构》算法实现及解析使用。清华严蔚敏《数据结构》的全部代码实现（C语言）非常经典的一款ＬＣＤ单芯片方案的驱动代码．（Ｔ１００）

夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件

源代码在线查看： datactl.v

相关代码

相关资源

友情链接