Verilog-RISC CPU 代码 实现了简单的RISC cpu

源代码在线查看: datactl.v

软件大小: 10 K
上传用户: a520
关键词: Verilog-RISC RISC CPU cpu
下载地址: 免注册下载 普通下载 VIP

相关代码

				//?????
				//--------------------------------------------------------------------
				module datactl (data,in,data_ena);
				output [7:0]data;
				input [7:0]in;
				input data_ena;
				
				assign  data = (data_ena)? in : 8'bzzzz_zzzz;
				
				endmodule
				//--------------------------------------------------------------------
				
				
							

相关资源