Verilog-RISC CPU 代码
实现了简单的RISC cpu
源代码在线查看: datactl.v
//?????
//--------------------------------------------------------------------
module datactl (data,in,data_ena);
output [7:0]data;
input [7:0]in;
input data_ena;
assign data = (data_ena)? in : 8'bzzzz_zzzz;
endmodule
//--------------------------------------------------------------------
|
相关资源 |
|
-
Verilog-RISC CPU 代码
实现了简单的RISC cpu
-
一个简单的聊天室的实例,实现了简单的用户登陆,发送消息,查看消息.这是服务器代码
-
该代码用JAVA实现了简单的数字计算功能
-
一个用java写的加解密程序实现了简单的加密
-
用java实现了简单的计算器!
-
摩托罗拉Motolola公司网络处理器C3的示范代码.实现了ATM的AAL2层交换功能.想了解网络处理器的可以
-
该代码是一个完整的温度控制的汇编代码,实现了温度的采集,控制,显示
-
实现了简单的Simple语言的编辑器,包括词法分析,语法分析,生成四元式,以及生成符号表功能,在符号表中还可以进行查询与删除.
|