《设计与验证Verilog HDL》光盘内容

源代码在线查看： case1.tlg


相关代码
case1.tlg case1.tlg case1.tlg case1.tlg case1.tlg case1.vhd case1.vhd mod_copy1.tlg

				Selecting top level module case1
				@N:"C:\prj\Example-4-10\case\case1.v":1:7:1:11|Synthesizing module case1


相关资源
《设计与验证Verilog HDL》光盘内容 Design and Test_Verilog HDL——EDA先锋工作室《设计与验证—Verilog HDL》配书源代码人民邮电出版社<<设计与验证verilog hdl >>一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习设计与验证verilog hdl 设计与验证Verilog HDL（吴继华）《设计与验证VerilogHDL》源码实例和 Verilog规范《FPGA数字电子系统设计与开发实例导航》的配套光盘《FPGA数字电子系统设计与开发实例导航》的配套光盘