不同方法FPGA/Verilog实现3分频,简单易懂,便于理解
资源简介:不同方法FPGA/Verilog实现3分频,简单易懂,便于理解
上传时间: 2014-09-05
上传用户:源弋弋
资源简介:VERILOG实现无分频时钟,包括测试文件,经过验证可用
上传时间: 2017-05-19
上传用户:牧羊人8920
资源简介:用FPGA仿真实现数控分频器,完整的工程文件
上传时间: 2014-06-18
上传用户:dyctj
资源简介:有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的: 1. 掌握条件语句在简单时序模块设计中的使用; 2. 学习在Verilog模块中应用计数器; 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 ...
上传时间: 2016-11-19
上传用户:mhp0114
资源简介:verilog语言 实现5分频程序
上传时间: 2013-12-24
上传用户:851197153
资源简介:基于CPLD-FPGA的半整数分频器的设计,用于设计EDA
上传时间: 2013-09-03
上传用户:pioneer_lvbo
资源简介:用vhdl实现的分频器,可产生任意对主时钟的分频,从而是实现不同频率pwm的控制
上传时间: 2016-06-01
上传用户:6546544
资源简介:vhdl实现任意分频,在fpga上测试成功,只需修改一个变量即可实现任意分频
上传时间: 2014-01-16
上传用户:ccclll
资源简介:基于CPLD-FPGA的半整数分频器的设计,用于设计EDA
上传时间: 2015-04-09
上传用户:凌云御清风
资源简介:VHDL下实现3分频率波形,完整源代码,学习参考
上传时间: 2015-09-03
上传用户:yepeng139