串并转换功能

相 关 资 源

• 串并转换功能免费下载

  资源简介：串并转换功能，采用VERILOG语言编写，包括测试文件，与大家分享，供大家参考

  标签： 串并转换

  上传时间： 2017-05-25

  上传用户：源码3

• 单片机显示程序 采用键盘输入 定时器中断 串并转换 功能强大 有电路原理图 和源码免费下载

  资源简介：单片机显示程序 采用键盘输入 定时器中断 串并转换 功能强大 有电路原理图 和源码

  标签： 单片机 串并转换 显示程序 定时器中断

  上传时间： 2013-12-10

  上传用户：cursor

• ：CPLD 可编程技术具有功能集成度高、设计灵活、开发周期短、成本低等特 点。介绍基于ATMEL 公司的CPLD 芯片ATF1508AS 设计的串并转换和高速 USB 及其在高速高精度数据采集系统免费下载

  资源简介：：CPLD 可编程技术具有功能集成度高、设计灵活、开发周期短、成本低等特 点。介绍基于ATMEL 公司的CPLD 芯片ATF1508AS 设计的串并转换和高速 USB 及其在高速高精度数据采集系统中的应用

  标签： CPLD ATMEL 1508 ATF

  上传时间： 2017-09-18

  上传用户：SimonQQ

• 基于FPGA的多路高速串并转换器设计免费下载

  资源简介：高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16...

  标签： FPGA 多路 串并转换

  上传时间： 2013-11-03

  上传用户：王小奇

• 基于FPGA的多路高速串并转换器设计免费下载

  资源简介：高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16...

  标签： FPGA 多路 串并转换

  上传时间： 2013-11-17

  上传用户：hxy200501

• 用汇编写的串并转换程序免费下载

  资源简介：用汇编写的串并转换程序，在masm 下调试

  标签： 汇编 串并转换 程序

  上传时间： 2015-05-01

  上传用户：klin3139

• 用VHDL编写的并串转换和串并转换实例免费下载

  资源简介：用VHDL编写的并串转换和串并转换实例，希望对您有所帮助，其中输入数据是时钟的16倍

  标签： VHDL 编写 串并转换 转换

  上传时间： 2015-06-08

  上传用户：1079836864

• 通过多通道串-并转换器将多个同步串行数据流转换为并行数据免费下载

  资源简介：通过多通道串-并转换器将多个同步串行数据流转换为并行数据

  标签： 多通道 同步串行 转换器 数据流

  上传时间： 2013-12-25

  上传用户：z754970244

• 一个可综合的串并转换接口verilog源代码免费下载

  资源简介：一个可综合的串并转换接口verilog源代码

  标签： verilog 串并转换 接口 源代码

  上传时间： 2014-01-07

  上传用户：txfyddz

• Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。免费下载

  资源简介：Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

  标签： Verilog Modsim iout HDL

  上传时间： 2014-01-15

  上传用户：lanwei