FIFO先进先出队列,一种缓存、或一种管道、设备、接口(Verilog HDL程序,内附说明)
资源简介:实时fifo先进先出队列,为内核线程间通信提供高效而且高可靠性通信机制
上传时间: 2013-12-29
上传用户:bruce5996
资源简介:FIFO先进先出队列,一种缓存、或一种管道、设备、接口(Verilog HDL程序,内附说明)
上传时间: 2014-01-22
上传用户:pompey
资源简介:FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读时钟(rd_clk)、 与写时钟同步的写有效(wren)和写数据(wr_data)...
上传时间: 2014-01-25
上传用户:赵云兴
资源简介:16*16位的先进先出队列FIFO程序,可作参考
上传时间: 2013-12-22
上传用户:kikye
资源简介:这个是对先进先出队列FIFO的理解,希望能帮到大家,
上传时间: 2017-06-28
上传用户:小眼睛LSL
资源简介:先进先出存储电路fifo,实现队列存储结构
上传时间: 2014-11-01
上传用户:924484786
资源简介:关于操作系统:先进先出调度算法(FIFO)处理缺页中断
上传时间: 2014-01-03
上传用户:CHENKAI
资源简介:模拟分页式存储管理中硬件的地址转换和用先进先出调度算法(FIFO)处理缺页中断
上传时间: 2013-12-22
上传用户:天涯
资源简介:课程实验,自己做的一个关于请求分布的程序, 采用先进先出算法(FIFO)和最近最久未使用算法(LRU)进行页面的置换
上传时间: 2014-02-01
上传用户:shawvi
资源简介:异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.
上传时间: 2014-11-05
上传用户:bjgaofei