一个可以综合的Verilog 写的FIFO存储器 内附文档说明
资源简介:一个可以综合的Verilog 写的FIFO存储器 内附文档说明
上传时间: 2015-11-15
上传用户:Avoid98
资源简介:modelsim仿真中关于rom的初始化处理方法。内附文档讲解仿真的详细过程以及必备的文件。
上传时间: 2013-11-30
上传用户:ryb
资源简介:一个可以综合的Verilog 写的FIFO存储器,word格式
上传时间: 2016-04-23
上传用户:天诚24
资源简介:基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明,DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号...
上传时间: 2021-12-18
上传用户:lostxc
资源简介:FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明,使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。timescale 1ns / 1ps/////////////////////////////////////////////////...
上传时间: 2021-12-19
上传用户:20125101110
资源简介:此留言本实用Dreamweaver8开发环境 连接ACCess数据库 超级完整版 实用 可以交的 内附文档
上传时间: 2017-09-13
上传用户:sammi
资源简介:基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中,再从ROM 中把转换后的数据读取出来显示到 VGA 上,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus...
上传时间: 2021-12-18
上传用户:jimmy950583
资源简介:基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input clk, input rst_n, //vga outpu...
上传时间: 2021-12-19
上传用户:kingwide
资源简介:S3C2410上GPS模块的驱动代码.ADS1.2编译工程,附文档.
上传时间: 2016-10-17
上传用户:xuan‘nian
资源简介:Asterisk不仅仅只能在linux下运行,在windows下也可以.内附文档
上传时间: 2013-12-30
上传用户:奇奇奔奔