多时钟域的异步信号的参考解决

相 关 资 源

• 多时钟域的异步信号的参考解决免费下载

  资源简介：多时钟域的异步信号的参考解决

  标签： 多时钟域 异步信号

  上传时间： 2013-11-06

  上传用户：极客

• 多时钟域下同步逻辑的RTL代码（包括数据同步器和控制信号万能同步器）免费下载

  资源简介：多时钟域下同步逻辑的RTL代码（包括数据同步器和控制信号万能同步器）

  标签： RTL 同步器 多时钟域 代码

  上传时间： 2014-01-07

  上传用户：924484786

• 任意时钟配比的异步fifo.含有synplify ip库中的双端口ram。用于处理多时钟域问题。免费下载

  资源简介：任意时钟配比的异步fifo.含有synplify ip库中的双端口ram。用于处理多时钟域问题。

  标签： synplify fifo ram 时钟

  上传时间： 2014-12-04

  上传用户：天涯

• FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读免费下载

  资源简介：FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的写有效（wren）和写数据（wr_data）...

  标签： FIFO wr_clk RAM 队列

  上传时间： 2014-01-25

  上传用户：赵云兴

• 大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法免费下载

  资源简介：大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法

  标签： FPGA 大型 多时钟 策略

  上传时间： 2013-09-04

  上传用户：妄想演绎师

• 大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法免费下载

  资源简介：大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法

  标签： FPGA 大型 多时钟 策略

  上传时间： 2015-04-14

  上传用户：wyc199288

• 有关多径信道中MPSK信号的调制体制识别算法资料。希望会有帮助免费下载

  资源简介：有关多径信道中MPSK信号的调制体制识别算法资料。希望会有帮助

  标签： MPSK 多径信道 信号 调制

  上传时间： 2016-10-25

  上传用户：yzhl1988

• 数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术免费下载

  资源简介：数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术，就是不增加多余度而扰乱信号，改变数字信号的统计特性，使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列（伪随机序列）理论之上的。解扰是加...

  标签： 数字通信系统 性能 传输 数字信号

  上传时间： 2014-01-23

  上传用户：star_in_rain

• 自己编写的GMSK信号的循环谱密度程序免费下载

  资源简介：自己编写的GMSK信号的循环谱密度程序，开发平台MATLAB，对于循环谱检测有一定的参考价值！

  标签： GMSK 编写 信号 循环谱

  上传时间： 2013-12-13

  上传用户：qb1993225

• 一个简单的多种信号的发生器 包括正玄免费下载

  资源简介：一个简单的多种信号的发生器 包括正玄，锯齿，阶梯等，使用时用quartus 4.0以上版本打开

  标签： 信号 发生器 正

  上传时间： 2013-12-17

  上传用户：frank1234