同步计数器和异步计数器在设计时有哪些区别？试用 六进制计数器和一个十进制计数器构成一个六十进制同步计数器。
资源简介：同步计数器和异步计数器在设计时有哪些区别？试用 六进制计数器和一个十进制计数器构成一个六十进制同步计数器。
上传时间： 2013-12-14
上传用户：xiaoyunyun
资源简介：同步复位和异步复位,FPGA设计
上传时间： 2013-09-05
上传用户：swaylong
资源简介：同步复位和异步复位,FPGA设计
上传时间： 2013-12-27
上传用户：l254587896
资源简介：数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码
上传时间： 2014-01-06
上传用户：许小华
资源简介：8位十六进制频率计设计 根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许信号；1s计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期做好准备。测频控制信号可由一个独立的发生器（FTCTRL）来产生...
上传时间： 2013-12-26
上传用户：咔乐坞
资源简介：代理模式在设计模式中的定义就是：为其他对象提供一种代理以控制对这个对象的访问。
上传时间： 2013-12-26
上传用户：lanjisu111
资源简介：在键盘上输入一个十进制的数字 可以转换成一个十六进制和二进制的数输出
上传时间： 2013-12-30
上传用户：253189838
资源简介：单字节十六进制整数转换成单字节ＢＣＤ码整数 入口条件：待转换的单字节十六进制整数在累加器A中。 出口信息：转换后的ＢＣＤ码整数（十位和个位）仍在累加器A中，百位在R3中。 影响资源：PSW、A、B、R3 堆栈需求： ２字节
上传时间： 2016-12-29
上传用户：牧羊人8920
资源简介：学习7段数码显示译码器、十六进制计数器以及顶层连接模块的Verilog设计； 2、掌握组合逻辑，时序逻辑以及用例化语句实现顶层模块的Verilog设计方法； 3、熟悉QuartusⅡ的整个设计流程，仿真方法，引脚锁定，下载及测试方法。
上传时间： 2019-05-30
上传用户：Lily_liu
资源简介：程序所在目录：ex4_SCI 采用标准DB9 串口直连线将PC 串口和扩展板串口相连。打开PC 上的串口调试软件。默认设置COM1,9600N,8,1。选择按16 进制接收和发送。 然后打开CC2000,进行如下操作： 1．Project->Open ，打开该目录中的工程文件。 2．Projec...
上传时间： 2014-01-02
上传用户：BIBI
