学习7段数码显示译码器、十六进制计数器以及顶层连接模块的Verilog设计;
2、掌握组合逻辑,时序逻辑以及用例化语句实现顶层模块的Verilog设计方法;
3、熟悉QuartusⅡ的整个设计流程,仿真方法,引脚锁定,下载及测试方法。
资源简介:学习7段数码显示译码器、十六进制计数器以及顶层连接模块的Verilog设计; 2、掌握组合逻辑,时序逻辑以及用例化语句实现顶层模块的Verilog设计方法; 3、熟悉QuartusⅡ的整个设计流程,仿真方法,引脚锁定,下载及测试方法。
上传时间: 2019-05-30
上传用户:Lily_liu
资源简介:十六进制dump程序, 一个简单的十六进制编辑器
上传时间: 2013-12-20
上传用户:李梦晗
资源简介:字符表示的十六进制数转化为相应的整数    错误则返回    -1   
上传时间: 2015-10-20
上传用户:zhangyi99104144
资源简介:数制转换器,可以在二进制,十进制,十六进制间转换,蛮实用的
上传时间: 2013-12-23
上传用户:dreamboy36
资源简介:将键盘输入的4位十六进制数转换成等值的十进制数送屏幕显示
上传时间: 2016-01-25
上传用户:comua
资源简介:此程序是关于将十六进制转化为bcd码的 希望对大家有用
上传时间: 2016-08-17
上传用户:ainimao
资源简介:用汇编语言求单字节十六进制无符号数据块的极值
上传时间: 2014-08-19
上传用户:xwd2010
资源简介:代码运算类汇编程序 求单字节十六进制有符号数据块的极值
上传时间: 2017-04-08
上传用户:xiaoxiang
资源简介:十六进制转十进制程序,采用verilog语言编写,cyclongiii上测试可用
上传时间: 2016-07-25
上传用户:londin_liang
资源简介:labview程序:ASCII码转十六进制数,非常实用的程序
上传时间: 2014-01-13
上传用户:songyue1991