标签：cycloneiii - 电子研发网

cycloneiii 5条

按分类查找:

所有

Altera的CycloneIII Start Board,使用的PFGA是3C25

Altera的CycloneIII Start Board,使用的PFGA是3C25，包括原理图和PCB，用Cadence Allegro打开

/dl/368644.html

标签： CycloneIII Altera Board Start

上传时间： 2016-11-19

上传用户：litianchu

基于FPGA的图像采集处理系统设计与实现.rar

随着当今科学技术的迅猛发展，数字图像处理技术正在各个行业得到广泛的应用，而FPGA技术的不断成熟改变了通常采用并行计算机或数字信号处理器(DSP)、专用集成电路(ASIC)等作为嵌入式处理器的惯例。可编程逻辑器件(FPGA)凭借其较低的开发成本、较高的并行处理速度、较大的灵活性及其较短的开发周期等特点，在图像处理系统中 ...

/dl/8472.html

标签： FPGA 图像采集处理系统

上传时间： 2013-08-05

上传用户：woshiyaosi

基于CycloneIII构成的RS编码系统

本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信 ...

/dl/32554.html

标签： CycloneIII RS编码

上传时间： 2013-11-07

上传用户：exxxds

基于CycloneIII构成的RS编码系统

本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信 ...

/dl/39990.html

标签： CycloneIII RS编码

上传时间： 2013-10-08

上传用户：yuchunhai1990

十六进制转十进制程序，采用verilog语言编写，cycloneiii上测试可用

十六进制转十进制程序，采用verilog语言编写，cyclongiii上测试可用

/dl/512498.html

标签： cycloneiii verilog 十六进制十进制程序测试语言编写

上传时间： 2016-07-25

上传用户：londin_liang

cycloneiii 5条

按分类查找:

Altera的CycloneIII Start Board,使用的PFGA是3C25

基于FPGA的图像采集处理系统设计与实现.rar

基于CycloneIII构成的RS编码系统

基于CycloneIII构成的RS编码系统

十六进制转十进制程序，采用verilog语言编写，cycloneiii上测试可用

Tags 推荐

下载排行

友情链接