数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码
资源简介:数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码
上传时间: 2014-01-06
上传用户:许小华
资源简介:按键在数字电路设计中经常用到。按键的弹跳现象是数字系统设计中存在的客观问题。按键是机械触点,当接触点断开或闭合时会产生抖动。为使每一次按键只做一次响应,就必须去除抖动。本文对按键的抖动信号进行了分析,并通过计数器的方式完成了消除抖动电路模块...
上传时间: 2016-09-22
上传用户:xc216
资源简介:有限状态机及其设计技术是实用数字系统设计中的重要组成部分,也是实现高效可靠逻辑控制的重要途径,本程序为单进程moore型有限状态机底层设计源代码.
上传时间: 2014-11-18
上传用户:nanshan
资源简介:大型数字系统设计中,vhdl中从算法到硬线逻辑实现的教程
上传时间: 2017-03-31
上传用户:yuanyuan123
资源简介:电子时钟VHDL程序与仿真 10进制计数器设计与仿真 6进制计数器设计与仿真
上传时间: 2014-08-13
上传用户:ztj182002
资源简介:3-8译码器,BCD码转换10进制,计数器
上传时间: 2014-08-12
上传用户:Andy123456
资源简介:二进制、16进制、10进制及格雷码的转换程序源代码
上传时间: 2014-01-20
上传用户:王庆才
资源简介:同步计数器和异步计数器在设计时有哪些区别?试用 六进制计数器和一个十进制计数器构成一个六十进制同步计数器。
上传时间: 2013-12-14
上传用户:xiaoyunyun
资源简介:简单而且实用的16进制、10进制互相转化,推荐推荐推荐,强烈推荐
上传时间: 2015-12-20
上传用户:PresidentHuang
资源简介:基于vhdl的10进制计数器模块,实现0-9计数
上传时间: 2013-12-31
上传用户:hxy200501