术是继直接频率合成和间接频率合成之后，随有4～20倍可编程时钟乘法电路，系统最高时钟可达300 MHz,输出频率可达120 MHz，频率转化速度小于1μs。内部有12位D/A转化器、48位可编程频率寄存器和
资源简介：术是继直接频率合成和间接频率合成之后，随着数字集成电路和微电子技术的发展而迅速发展起来的第三代频率合成技术。DDS技术具有相对带宽宽、频
上传时间： 2013-12-26
上传用户：zhuoying119
资源简介：术是继直接频率合成和间接频率合成之后，随着数字集成电路和微电子技术的发展而迅速发展起来的第三代频率合成技术。DDS技术具有相对带宽宽、频
上传时间： 2014-01-16
上传用户：eclipse
资源简介：术是继直接频率合成和间接频率合成之后，随有4～20倍可编程时钟乘法电路，系统最高时钟可达300 MHz,输出频率可达120 MHz，频率转化速度小于1μs。内部有12位D/A转化器、48位可编程频率寄存器和
上传时间： 2015-08-04
上传用户：hoperingcong
资源简介：数字信号处理中功率谱的重要算法。代码中对比了经典谱估计直接法和间接法之间的关系
上传时间： 2015-06-18
上传用户：mikesering
资源简介：频率测量和周期测量的基本方法是采用以固定时钟作为参考时钟，分别测量单个周期的计数为周期，单位时间的计数为频率。但是由于被测信号的频率不同，测量精度会发生变化，采用低频测量周期，高频测量频率，然后分别求倒数，便可得到对应的频率和周期
上传时间： 2013-12-23
上传用户：奇奇奔奔
资源简介：这是一个基于FPGA的频率计和相位计的设计方案
上传时间： 2015-11-12
上传用户：TRIFCT
资源简介：FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的写有效（wren）和写数据（wr_data）...
上传时间： 2014-01-25
上传用户：赵云兴
资源简介：本组件是继作者原“艾恩ASP无组件上传类”修改整合而成, 具有和无组件上传类相同的功能,并且具有无组件类不能相比的优越性能。 能实现的功能主要包括:自由提取表单数据、自由限制上传扩展名、自由限制上传大小、自由选择文件保存类型(原文件名和时间随机命...
上传时间： 2014-01-25
上传用户：lanwei
资源简介：继rhce资料rh033和rh133的后续 rh253 同样是英文的
上传时间： 2017-09-16
上传用户：gonuiln
资源简介：这是一个计算银行利息和本利和的VB程序，，只要输入利率，本金，存款年数，就可以直接计算
上传时间： 2014-01-20
上传用户：yxgi5
