排序:上传时间 相关度 下载量 查看数

synthesis 82

按分类查找:

  • Guide to HDL Coding Styles for Synthesis

    这篇文章讨论了不同HDL代码的编写方式,对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助,原文时针对Synopsys的综合软件论述的,但对所有综合软件,都有普遍的借鉴意义  

    /dl/20140.html

    标签: Synthesis Coding Styles Guide

    上传时间: 2014-12-23

    上传用户:huql11633

  • Creating Safe State Machines(Mentor)

      Finite state machines are widely used in digital circuit designs. Generally, when designing a state machine using an HDL, the synthesis tools will optimize away all states that cannot be reached and generate a highly optimized circuit. Sometimes, however, the optimization is not acceptabl ...

    /dl/21526.html

    标签: Creating Machines Mentor State

    上传时间: 2013-10-08

    上传用户:wangzhen1990

  • 一种8位单片机中ALU的改进设计

    文章提出了一种精简指令集8 位单片机中, 算术逻辑单元的工作原理。在此基础上, 对比传统PIC 方案、以及在ALU 内部再次采用流水线作业的332 方案、44 方案, 并用Synopsys 综合工具实现了它们。综合及仿真结果表明, 根据该单片机系统要求, 44 方案速度最高, 比332 方案可提高43.9%, 而面积仅比最小的332 方案增加1.6%。在分析 ...

    /dl/31216.html

    标签: ALU 8位单片机

    上传时间: 2013-10-18

    上传用户:xiaoyaa

  • FPGA_Synthesis_with_the_Synplify_Pro_Tool

    FPGA Synthesis with the Synplify_Pro Tool

    /dl/32242.html

    标签: FPGA_Synthesis_with_the_Synplify_ Pro_Tool

    上传时间: 2013-10-28

    上传用户:aa54

  • FPGA_Synthesis_with_the_Synplify_Pro_Tool

    FPGA Synthesis with the Synplify_Pro Tool

    /dl/39138.html

    标签: FPGA_Synthesis_with_the_Synplify_ Pro_Tool

    上传时间: 2014-11-05

    上传用户:huyanju

  • Guide to HDL Coding Styles for Synthesis

    这篇文章讨论了不同HDL代码的编写方式,对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助,原文时针对Synopsys的综合软件论述的,但对所有综合软件,都有普遍的借鉴意义  

    /dl/40143.html

    标签: Synthesis Coding Styles Guide

    上传时间: 2014-01-11

    上传用户:亚亚娟娟123

  • Creating Safe State Machines(Mentor)

      Finite state machines are widely used in digital circuit designs. Generally, when designing a state machine using an HDL, the synthesis tools will optimize away all states that cannot be reached and generate a highly optimized circuit. Sometimes, however, the optimization is not acceptabl ...

    /dl/40149.html

    标签: Creating Machines Mentor State

    上传时间: 2013-11-02

    上传用户:xauthu

  • 基于Verilog HDL设计的多功能数字钟

    本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后,可应用于实际的数字钟显示中。 关键词:Verilog HDL;硬件描述语言;FPGA Abstract: In this ...

    /dl/40390.html

    标签: Verilog HDL 多功能 数字

    上传时间: 2013-11-10

    上传用户:hz07104032

  • IEEE Std 1364.1-2002 IEEE Std. 1364.1 - 2002 IEEE Standard for Verilog Register Transfer Level Synth

    IEEE Std 1364.1-2002 IEEE Std. 1364.1 - 2002 IEEE Standard for Verilog Register Transfer Level Synthesis.rar

    /dl/123261.html

    标签: IEEE 1364.1 2002 Std

    上传时间: 2013-12-23

    上传用户:erkuizhang

  • The GRLIB IP Library is an integrated set of reusable IP cores, designed for system-on-chip (SOC) de

    The GRLIB IP Library is an integrated set of reusable IP cores, designed for system-on-chip (SOC) development. The IP cores are centered around the common on-chip bus, and use a coherent method for simulation and synthesis. The library is vendor independent, with support for different CAD tools and ...

    /dl/140841.html

    标签: system-on-chip integrated designed reusable

    上传时间: 2013-12-20

    上传用户:小眼睛LSL