排序:上传时间 相关度 下载量 查看数

Verilog 3077

按分类查找:

  • verilog可综合与不可综合语句概述

    关于Verilog中的可综合语句和不可综合语句的汇总介绍

    /dl/39701.html

    标签: verilog

    上传时间: 2013-11-27

    上传用户:squershop

  • Verilog经典教程

    Verilog经典教程

    /dl/39789.html

    标签: Verilog 教程

    上传时间: 2013-10-31

    上传用户:waitingfy

  • 宇闻着Verilog数字系统设计教程word版

    宇闻着Verilog数字系统设计教程word版

    /dl/39830.html

    标签: Verilog word 数字系统 设计教程

    上传时间: 2013-11-03

    上传用户:zhang_yi

  • 宇闻着Verilog数字系统设计教程word版

    宇闻着Verilog数字系统设计教程word版

    /dl/39833.html

    标签: Verilog word 数字系统 设计教程

    上传时间: 2013-10-11

    上传用户:angle

  • 《Verilog HDL程序设计与应用》

    《Verilog HDL程序设计与实践》系统讲解了Verilog HDL的基本语法和高级应用技巧,对于每个知识点都按照开门见山、自顶向下的方式来组织内容,在介绍相关知识点之前,先告诉读者其出现的背景、本质特征以及应用场景,让读者不仅掌握基本语法,还能够获得深层次理解。从结构上讲,《Verilog HDL程序设计与实践》以Verilog HDL ...

    /dl/39888.html

    标签: Verilog HDL 程序设计

    上传时间: 2013-11-21

    上传用户:silenthink

  • 夏宇闻Verilog经典教程

    夏宇闻Verilog经典教程

    /dl/40056.html

    标签: Verilog 教程

    上传时间: 2013-10-21

    上传用户:zhangyi99104144

  • XAPP143-利用Verilog来创建CPLD设计

    This Application Note covers the basics of how to use Verilog as applied to ComplexProgrammable Logic Devices. Various combinational logic circuit examples, such asmultiplexers, decoders, encoders, comparators and adders are provided. Synchronous logiccircuit examples, such as counters and state m ...

    /dl/40069.html

    标签: Verilog XAPP CPLD 143

    上传时间: 2013-11-11

    上传用户:y13567890

  • Verilog编码中的非阻塞性赋值

      One of the most misunderstood constructs in the Verilog language is the nonblockingassignment. Even very experienced Verilog designers do not fully understand how nonblockingassignments are scheduled in an IEEE compliant Verilog simulator and do not understand whenand why nonblocking assi ...

    /dl/40125.html

    标签: Verilog 编码 非阻塞性赋值

    上传时间: 2013-11-01

    上传用户:xzt

  • Verilog Coding Style for Efficient Digital Design

      In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All the ...

    /dl/40128.html

    标签: Efficient Verilog Digital Coding

    上传时间: 2013-11-23

    上传用户:我干你啊

  • VHDL,Verilog,System verilog比较

      本文简单讨论并总结了VHDL、Verilog,System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers ...

    /dl/40147.html

    标签: Verilog verilog System VHDL

    上传时间: 2014-03-03

    上传用户:zhtzht