标签：VIRTEX - 电子研发网

VIRTEX 160条

按分类查找:

所有

Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...

/dl/32677.html

标签： Xilinx FPGA 全局时钟资源

上传时间： 2014-01-01

上传用户：maqianfeng

基于FPGA 的千兆以太网的设计

摘要：本文简要介绍了Xilinx最新的EDK9.1i和ISE9.1i等工具的设计使用流程，最终在采用65nm工艺级别的Xilinx Virtex-5 开发板ML505 上同时设计实现了支持TCP/IP 协议的10M/100M/1000M 的三态以太网和千兆光以太网的SOPC 系统,并对涉及的关键技术进行了说明。关键词：FPGA；EDK；SOPC；嵌入式开发；EMAC；MicroBlaze 本研究采 ...

/dl/32697.html

标签： FPGA 千兆以太网

上传时间： 2013-10-14

上传用户：sun_pro12580

采用高速串行收发器Rocket I/O实现数据率为2.5 G

摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议为促使FPG ...

/dl/32703.html

标签： Rocket 2.5 高速串行收发器

上传时间： 2013-11-06

上传用户：smallfish

XAPP807-封装最小的三态以太网MAC处理引擎

The Tri-Mode Ethernet MAC (TEMAC) UltraController-II module is a minimal footprint,embedded network processing engine based on the PowerPC™ 405 (PPC405) processor coreand the TEMAC core embedded within a Virtex™-4 FX Platform FPGA. The TEMACUltraController-II module connects to an exte ...

/dl/33749.html

标签： XAPP 807 MAC 封装

上传时间： 2013-10-26

上传用户：yuzsu

基于RocketIO的高速串行协议设计与实现

采用Xilinx 公司Virtex- II Pro 系列FPGA 内嵌得SERDES 模块———RocketIO 作为高速串行协议的物理层, 利用其8B/10B的编解码和串化、解串功能, 实现了两板间基于数据帧的简单高速串行传输, 并在ISE 环境中对整个协议进行了仿真, 当系统频率为100MHz, 串行速率在2Gbps 时, 在验证板上用chipscope 抓取的数据表明能够实现两 ...

/dl/33879.html

标签： RocketIO 高速串行协议设计

上传时间： 2013-10-21

上传用户：xy@1314

XAPP1023-测试Virtex-4 TEMAC系统的性能

This application note provides step-by-step instructions on how to recreate a Tri-Mode Ethernet(TEMAC) performance testing system using the ML405 board and MontaVista Linux 4.0. Thisapplication note shows how to set up a simple EDK Base System Builder system on the ML405Evaluation Platform and run ...

/dl/35815.html

标签： Virtex TEMAC XAPP 1023

上传时间： 2013-11-11

上传用户：saharawalker

VxWorks6.x中的ML403嵌入式开发平台

The use of the Wind River VxWorks Real-Time Operating System (RTOS) on Virtex™-4embedded PowerPC™ processors continues to be a popular choice for high performanceFPGA designs. The introduction of the Wind River Workbench design environment has enableda new and easier way for designers ...

/dl/35821.html

标签： VxWorks 403 ML 嵌入式

上传时间： 2013-10-26

上传用户：agent

Virtex 5-AFX-FF1136-Schematics

V5-AFX-FF1136-Schematics

/dl/38973.html

标签： Schematics Virtex AFX-FF 1136

上传时间： 2013-10-20

上传用户：dengzb84

Xilinx FPGA集成电路的动态老化试验

　　3 FPGA设计流程　　完整的FPGA 设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA 配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA 的内部存储器中，实现特定逻辑功能的过程。由于FPGA 电路的内部存储器都是基于RAM 工艺的，所以当FPGA电路电源掉电后， ...

/dl/39062.html

标签： Xilinx FPGA 集成电路动态老化

上传时间： 2013-11-18

上传用户：oojj

xilinx公司的7系列FPGA应用指南

本文是关于 xilinx公司的7系列FPGA应用指南。 xilinx公司的7系列FPGA包括3个子系列，Artix-7、 Kintex-7和Virtex-7。本资料就是对这3各系列芯片的介绍。下表是xilinx公司的7系列FPGA芯片容量对比表

/dl/39658.html

标签： xilinx FPGA 应用指南

上传时间： 2013-11-01

上传用户：1234321@q

«

7

8

9

10

11

12

13

14

15

16

»

VIRTEX 160条

按分类查找:

Xilinx FPGA全局时钟资源的使用方法

基于FPGA 的千兆以太网的设计

采用高速串行收发器Rocket I/O实现数据率为2.5 G

XAPP807-封装最小的三态以太网MAC处理引擎

基于RocketIO的高速串行协议设计与实现

XAPP1023-测试Virtex-4 TEMAC系统的性能

VxWorks6.x中的ML403嵌入式开发平台

Virtex 5-AFX-FF1136-Schematics

Xilinx FPGA集成电路的动态老化试验

xilinx公司的7系列FPGA应用指南

Tags 推荐

下载排行

友情链接