标签：Testbench - 电子研发网

Testbench 141条

按分类查找:

所有

基于FPGA的边界扫描控制器的设计

随着印制电路板功能的日益增强，结构日趋复杂，系统中各个功能单元之间的连线间距越来越细密，基于探针的电路系统测试方法已经很难满足现在的测试需要。边界扫描测试(BST)技术通过将边界扫描寄存器单元安插在集成电路内部的每个引脚上，相当于设置了施加激励和观测响应的内建虚拟探头，通过该技术可以大大的提高数字系统的 ...

/dl/13280.html

标签： FPGA 边界扫描控制器

上传时间： 2013-07-20

上传用户：hewenzhi

Writing Efficient Testbenches

本文讨论了如何设计有效的testbench，适合刚接触testbench不久的用户阅读提高（xilinx公司编写）

/dl/20127.html

标签： Testbenches Efficient Writing

上传时间： 2013-10-18

上传用户：xiaodu1124

高级FPGA设计结构、实现和优化

　　高级FPGA设计结构、实现和优化　　作者：（美）克里兹著，孟宪元译；出版社：机械工程出版社　　学FPGA不一定需要开发板，自己学会modelsim仿真、写testbench，用PC机仿真就能有不少长进。这些都看完，剩下的就靠做项目自己领悟，再加上高手指点。　　《高级FPGA设计：结构、实现也优化》以FPGA设计为主题， ...

/dl/32255.html

标签： FPGA

上传时间： 2013-11-01

上传用户：zhaiyanzhong

设计与验证：Verilog+HDL(清晰带书签)

主要介绍testbench的写法，很经典的好书

/dl/32356.html

标签： Verilog HDL

上传时间： 2014-01-05

上传用户：shanxiliuxu

Virtex-5 GTP Transceiver Wizar

The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured using pre-definedtemplates for popular industry standa ...

/dl/32709.html

标签： Transceiver Virtex Wizar GTP

上传时间： 2013-10-23

上传用户：leyesome

UART 4 UART参考设计，Xilinx提供VHDL代码

UART 4 UART参考设计，Xilinx提供VHDL代码 uart_vhdl This zip file contains the following folders:  \vhdl_source  -- Source VHDL files:      uart.vhd  - top level file      txmit.vhd - transmit portion of uart  &nb ...

/dl/32719.html

标签： UART Xilinx VHDL 参考设计

上传时间： 2013-11-07

上传用户：jasson5678

Altera Modelsim学习笔记

　　我近期计划陆续整理出以下几个方面的学习笔记：初学 ModelSimSE 时被迷糊了几天的若干概念；在 ModelSimSE 中添加 ALTERA 仿真库的详细步骤；用 ModelSimSE 进行功能仿真和时序仿真的方法（ALTERA 篇）；ModelSimSE 中常用到的几个命令及 DO文件的学习笔记；近来学到的几招 TestBench 的技巧 ...

/dl/37750.html

标签： Modelsim Altera

上传时间： 2013-11-05

上传用户：lou45566

高级FPGA设计结构、实现和优化

　　高级FPGA设计结构、实现和优化　　作者：（美）克里兹著，孟宪元译；出版社：机械工程出版社　　学FPGA不一定需要开发板，自己学会modelsim仿真、写testbench，用PC机仿真就能有不少长进。这些都看完，剩下的就靠做项目自己领悟，再加上高手指点。　　《高级FPGA设计：结构、实现也优化》以FPGA设计为主题， ...

/dl/39191.html

标签： FPGA

上传时间： 2013-11-01

上传用户：一诺88

设计与验证：Verilog+HDL(清晰带书签)

主要介绍testbench的写法，很经典的好书

/dl/39507.html

标签： Verilog HDL

上传时间： 2013-11-11

上传用户：钓鳌牧马

Writing Efficient Testbenches

本文讨论了如何设计有效的testbench，适合刚接触testbench不久的用户阅读提高（xilinx公司编写）

/dl/40123.html

标签： Testbenches Efficient Writing

上传时间： 2013-10-11

上传用户：123454

«

3

4

5

6

7

8

9

10

11

12

»

Testbench 141条

按分类查找:

基于FPGA的边界扫描控制器的设计

Writing Efficient Testbenches

高级FPGA设计结构、实现和优化

设计与验证：Verilog+HDL(清晰带书签)

Virtex-5 GTP Transceiver Wizar

UART 4 UART参考设计，Xilinx提供VHDL代码

Altera Modelsim学习笔记

高级FPGA设计结构、实现和优化

设计与验证：Verilog+HDL(清晰带书签)

Writing Efficient Testbenches

Tags 推荐

下载排行

友情链接