您现在的位置是:源码地带 > 资源下载

设计与验证:Verilog+HDL(清晰带书签)

  • 上传时间: 2014-01-05
  • 上传用户:hjhvt
  • 资源积分:2 下载积分
  • 标      签: Verilog HDL

资 源 简 介

主要介绍testbench的写法,很经典的好书

相 关 资 源