排序:上传时间 相关度 下载量 查看数

QUartus 724

按分类查找:

  • Nios II定制指令用户指南

         Nios II定制指令用户指南:With the Altera Nios II embedded processor, you as the system designer can accelerate time-critical software algorithms by adding custom instructions to the Nios II processor instruction set. Using custom instructions, you can reduce a complex sequen ...

    /dl/39394.html

    标签: Nios 定制 指令 用户

    上传时间: 2013-10-12

    上传用户:kang1923

  • 清华大学Altera FPGA工程师成长手册(光盘视频)

       《Altera FPGA工程师成长手册》以altera公司的fpga为例,由浅入深,全面、系统地详细讲述了基于可编程逻辑技术的设计方法。《Altera FPGA工程师成长手册》讲解时穿插了大量典型实例,便于读者理解和演练。另外,为了帮助读者更好地学习,《Altera FPGA工程师成长手册》提供了配套语音教学视频,这些视频和《Alter ...

    /dl/39475.html

    标签: Altera FPGA 清华大学 工程师

    上传时间: 2015-01-01

    上传用户:123啊

  • 详细讲解FPGA设计实例

    Quartus使用和设计实例

    /dl/39634.html

    标签: FPGA 设计实例

    上传时间: 2013-11-07

    上传用户:moerwang

  • FPGA设计及QUARTUS II教程

    FPGA学习资料

    /dl/39657.html

    标签: QUARTUS FPGA 教程

    上传时间: 2013-10-29

    上传用户:liu123

  • quartus ii使用教程,中文教程

    eda必下。。

    /dl/39777.html

    标签: quartus 使用教程 教程

    上传时间: 2013-11-16

    上传用户:杏帘在望

  • quartus教程

    蛮详细的

    /dl/39805.html

    标签: quartus 教程

    上传时间: 2013-12-26

    上传用户:阿四AIR

  • 可编辑程逻辑及IC开发领域的EDA工具介绍

    EDA (Electronic Design Automation)即“电子设计自动化”,是指以计算机为工作平台,以EDA软件为开发环境,以硬件描述语言为设计语言,以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等),以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事,必先利其器”,因此,EDA工具在电子系统设计中所占的份量越 ...

    /dl/39851.html

    标签: EDA 编辑 逻辑

    上传时间: 2013-10-11

    上传用户:1079836864

  • 基于FPGA的运动估计设计

    本文采用了技术比较成熟的VHDL语言进行设计,并使用Quartus II软件进行时序仿真。由仿真结果可知,无论是在功能的实现上还是在搜索的准确性、高效性以及FPGA片上资源的利用率上,本设计方案都具有明显的优越性。

    /dl/39905.html

    标签: FPGA 运动估计

    上传时间: 2013-11-03

    上传用户:司令部正军级

  • Xmodem协议中CRC算法的FPAG实现

    基于解决Xmodem协议中CRC校验的目的,以经典的LFSR硬件电路为基础,采用了按字节并行运算CRC校验码,以及多字节CRC算法的方法。在Quartus II环境下,通过以VHDL语言仿真试验,得出Xmodem协议中CRC校验,以多字节循环并行CRC算法能够满足高速实时性要求的结论。 ...

    /dl/39917.html

    标签: Xmodem FPAG CRC 协议

    上传时间: 2013-10-09

    上传用户:胡萝卜酱

  • 基于FPGA的DDS IP核设计方案

    以Altera公司的Quartus Ⅱ 7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件,结合32位嵌入式CPU软核Nios II,构成可编程片上系统(SOPC),利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片 ...

    /dl/39964.html

    标签: FPGA DDS IP核 设计方案

    上传时间: 2013-12-22

    上传用户:forzalife