标签：Level - 电子研发网

Level 395条

按分类查找:

所有

Input Signal Rise and Fall Tim

All inputs of the C16x family have Schmitt-Trigger input characteristics. These Schmitt-Triggers are intended to always provide proper internal low and high levels, even if anundefined voltage level (between TTL-VIL and TTL-VIH) is externally applied to the pin.The hysteresis of these inputs, howeve ...

/dl/31376.html

标签： Signal Input Fall Rise

上传时间： 2013-10-23

上传用户：copu

介绍C16x系列微控制器的输入信号升降时序图及特性

All inputs of the C16x family have Schmitt-Trigger input characteristics. These Schmitt-Triggers are intended to always provide proper internal low and high levels, even if anundefined voltage level (between TTL-VIL and TTL-VIH) is externally applied to the pin.The hysteresis of these inputs, howeve ...

/dl/31379.html

标签： C16x 微控制器输入信号时序图

上传时间： 2014-04-02

上传用户：han_zh

CAN与RS232转换节点的设计与实现

CAN与RS232转换节点的设计与实现介绍将CAN总线接口与RS232总线接口相互转换的设计方法和2种总线电平转换关系，实现CAN总线与各模块的接口设计，制定了相应的软硬件设计方案，并给出软件设计流程图以及部分硬件设计原理图。为CAN总线与RS232总线互联提供了一种方法，对CAN总线与RS232总线接口设备的互联和广泛应用的实现具 ...

/dl/31396.html

标签： CAN 232 RS 转换

上传时间： 2013-11-04

上传用户：leesuper

汇编+保护模式+教程

九.输入/输出保护为了支持多任务，80386不仅要有效地实现任务隔离，而且还要有效地控制各任务的输入/输出，避免输入/输出冲突。本文将介绍输入输出保护。这里下载本文源代码。 <一>输入/输出保护80386采用I/O特权级IPOL和I/O许可位图的方法来控制输入/输出，实现输入/输出保护。 1.I/O敏感指令输入输出特权级(I/O Privileg ...

/dl/31579.html

标签： 汇编保护模式教程

上传时间： 2013-12-11

上传用户：nunnzhy

基于DSP的ATV-ATT中控系统设计

设计一种应用于某全地形ATV车载武器装置中的中控系统，该系统设计是以TMS320F2812型DSP为核心，采用模块化设计思想，对其硬件部分进行系统设计，能够完成对武器装置高低、回转方向的运动控制，实现静止或行进状态中对目标物的测距，自动瞄准以及按既定发射模式发射弹丸和各项安全性能检测等功能。通过编制相应的软件，对其 ...

/dl/31999.html

标签： ATV-ATT DSP 中控系统

上传时间： 2013-11-02

上传用户：jshailingzzh

Xilinx UltraScale：新一代架构满足您的新一代架构需求（EN）

　　中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html 　　Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture 　　The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class ...

/dl/32075.html

标签： UltraScale Xilinx 架构

上传时间： 2013-11-13

上传用户：瓦力瓦力hong

Verilog_HDL的基本语法详解（夏宇闻版）

        Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之 ...

/dl/32314.html

标签： Verilog_HDL

上传时间： 2013-11-23

上传用户：青春给了作业95

《器件封装用户向导》赛灵思产品封装资料

Introduction to Xilinx Packaging Electronic packages are interconnectable housings for semiconductor devices. The major functions of the electronic packages are to provide electrical interconnections between the IC and the board and to efficiently remove heat generated by the device. Feature sizes a ...

/dl/32374.html

标签： 封装器件用户赛灵思

上传时间： 2013-10-22

上传用户：ztj182002

WP200-将Spartan-3 FPGA用作远程数码相机的低成本控制器

  The introduction of Spartan-3™ devices has createdmultiple changes in the evolution of embedded controldesigns and pushed processing capabilities to the “almostfreestage.” With these new FPGAs falling under $20, involume, with over 1 million system gates, and under $5for ...

/dl/32597.html

标签： Spartan FPGA 200 WP

上传时间： 2013-12-10

上传用户：zgu489

FPGA设计重利用方法(Design Reuse Methodology)

  FPGAs have changed dramatically since Xilinx first introduced them just 15 years ago. In thepast, FPGA were primarily used for prototyping and lower volume applications; custom ASICswere used for high volume, cost sensitive designs. FPGAs had also been too expensive and tooslow for many a ...

/dl/32621.html

标签： Methodology Design Reuse FPGA

上传时间： 2013-10-23

上传用户：旗鱼旗鱼

«

12

13

14

15

16

17

18

19

20

21

»

Level 395条

按分类查找:

Input Signal Rise and Fall Tim

介绍C16x系列微控制器的输入信号升降时序图及特性

CAN与RS232转换节点的设计与实现

汇编+保护模式+教程

基于DSP的ATV-ATT中控系统设计

Xilinx UltraScale：新一代架构满足您的新一代架构需求（EN）

Verilog_HDL的基本语法详解（夏宇闻版）

《器件封装用户向导》赛灵思产品封装资料

WP200-将Spartan-3 FPGA用作远程数码相机的低成本控制器

FPGA设计重利用方法(Design Reuse Methodology)

Tags 推荐

下载排行

友情链接