基于计算机总线方式的，利用CPLD进行加密，具参考价值
/dl/18592.html
标签： CPLD 计算机总线 方式 加密
上传时间： 2013-09-01
上传用户：dgann
基于FPGA的can 总线设计，采用verilog语言编写。在FPGA的开发环境下，新建一个工程，然后将本文件中的各个源代码添加进工程里，即可运行仿真。
/dl/18628.html
标签： FPGA can 总线设计
上传时间： 2013-09-03
上传用户：498732662
CPLD与51单片机总线接
/dl/18654.html
标签： CPLD 51单片机 总线
上传用户：ewtrwrtwe
CPLD的VerilogHDL总线代码,在EPM7128SLC84-10+Quartus4平台上运行通过.
/dl/18658.html
标签： VerilogHDL Quartus CPLD 7128
上传用户：gaojiao1999
i2c code for the verilog
/dl/18689.html
标签： verilog code i2c for
上传时间： 2013-09-04
上传用户：DXM35
使用单片机模拟I2C时序对24c02进行读写,通过proteus仿真对数据进行分析.\r\n\r\n有仿真图片
/dl/19222.html
标签： proteus 24c02 I2C 用单片机
上传时间： 2013-09-29
上传用户：lalalal
基于探索仿真三态门总线传输电路的目的，采用Multisim10仿真软件对总线连接的三态门分时轮流工作时的波形进行了仿真实验测试，给出了仿真实验方案，即用Multisim仿真软件构成环形计数器产生各个三态门的控制信号、用脉冲信号源产生各个三态门不同输入数据信号，用Multisim仿真软件中的逻辑分析仪多踪同步显示各个三态门的控 ...
/dl/20282.html
标签： Multisim 三态门 总线传输 仿真
上传时间： 2013-12-14
上传用户：jackandlee
I2C 的上拉电阻可以是1.5K，2.2K，4.7K， 电阻的大小对时序有一定影响，对信号的上升时间和下降时间也有影响，一般接1.5K 或2.2K.
/dl/21150.html
标签： I2C 上拉电阻
上传时间： 2013-11-07
上传用户：michael20
该电路集成了16路光耦隔离输入电路和8路继电器输出电路，可在ISA总线的控制下完成数据信号、指令信号和电源信号的输入输出。实际应用结果表明，该多通道控制电路的信号分配传输频率可达6.5 MHz，完全达到设计要求；该电路按国家军用标准设计定型，在测试领域具有广阔的应用前景。 ...
/dl/21236.html
标签： ISA 总线 多通道 控制电路
上传时间： 2013-11-24
上传用户：zhangfx728
Protues使用总线方式画电路的方法 简易教程
/dl/21605.html
标签： Protues 总线 方式 电路
上传时间： 2014-01-18
上传用户：wd450412225
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
