排序:上传时间 相关度 下载量 查看数

高速RS编译码器 22275

按分类查找:

  • 74LS138译码器应用--基于8051+Proteus仿真

    74LS138译码器应用--基于8051+Proteus仿真

    /dl/29413.html

    标签: Proteus 8051 138 74

    上传时间: 2013-10-29

    上传用户:taozhihua1314

  • 单片机用TTL/RS-485/RS-422转换器

    一、用途D485C型单片机用TTL/RS-485/RS-422转换器用于将单片机的RS-232串行口(TTL电平)转换成RS-485或者RS-422电平,可以将单片机串行口的通信距离延长至1200m以上(9600bps时),可以用于单片机之间、单片机与PC机之间构成远程多机通信网络。二、硬件安装D485C型转换器外形为DB-9/DB-9转接盒大小,其中DB-9(孔座)一端 ...

    /dl/29948.html

    标签: RS TTL 485 422

    上传时间: 2013-12-26

    上传用户:独孤求源

  • 74HC154译码器应用(基于8051+Proteus仿真)

    单片机C语言程序设计实训——基于8051+Proteus仿真案例:74HC154译码器应用

    /dl/30289.html

    标签: Proteus 8051 154 74

    上传时间: 2013-10-13

    上传用户:yjj631

  • RSM232隔离RS-232收发器

    RSM232隔离RS-232收发器具备电源隔离、电气隔离、RS-232收发器,有提高系统稳定性,简化设计等诸多优点。完全符合EIA/TIA-232E和ITU-T V.28规格,采用5V电源供电,具有2500VDC的隔离电压,波特率可高达115200bps

    /dl/31042.html

    标签: 232 RSM RS 隔离

    上传时间: 2014-02-22

    上传用户:ouyangtongze

  • USB摄像头微处理器硬件设计

    USB2.0 摄像头微处理器支持高速USB2.0 接口,内嵌强劲的图像后处理单元,JPEG 高速编译码器,支持高达200 万像素的CMOS 传感器接口和CCD 传感器接口,处理器设计的产品可以实现独特的运动监测功能与脸部追踪功能,这不仅大大加强了显示效果,提高了画面的品质,更拓展了PC 摄像头的应用领域,如增强的实时视频聊天功能和门 ...

    /dl/31591.html

    标签: USB 摄像头 微处理器 硬件设计

    上传时间: 2014-01-16

    上传用户:dumplin9

  • 基于FPGA的曼彻斯特编译码电路设计

    一种基于FPGA的曼彻斯特编译码电路设计

    /dl/32178.html

    标签: FPGA 曼彻斯特 编译码 电路设计

    上传时间: 2013-11-14

    上传用户:geshaowei

  • 基于FPGA的多路高速串并转换器设计

    高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISE ...

    /dl/32712.html

    标签: FPGA 多路 串并转换

    上传时间: 2013-11-03

    上传用户:王小奇

  • RS编解码过程及软件实现

    结合RS码的基本特性,讲述了RS码的编解码过程,给出了经过实际验证的RS编解码在超短波跳频电台开发中的软件应用实例。

    /dl/33751.html

    标签: RS编解码 过程 软件实现

    上传时间: 2013-10-22

    上传用户:tian126vip

  • 基于FPGA的曼彻斯特编译码电路设计

    一种基于FPGA的曼彻斯特编译码电路设计

    /dl/38967.html

    标签: FPGA 曼彻斯特 编译码 电路设计

    上传时间: 2013-11-18

    上传用户:洛木卓

  • 基于FPGA的多路高速串并转换器设计

    高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISE ...

    /dl/40377.html

    标签: FPGA 多路 串并转换

    上传时间: 2013-11-17

    上传用户:hxy200501