数字边沿鉴相器 verilog源程序
/dl/200835.html
标签： verilog 数字 鉴相器 源程序
上传时间： 2014-12-07
上传用户：爺的气质
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. ...
/dl/248673.html
标签： signal_out signal_in DPLL 模
上传时间： 2013-12-26
上传用户：希酱大魔王
verilog编写基于fpga的鉴相器模块
/dl/330800.html
标签： verilog fpga 编写 模块
上传时间： 2016-08-09
上传用户：jackgao
介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。
/dl/332257.html
标签： FPGA 数字锁相环 分 基本结构
上传时间： 2016-08-12
上传用户：xiaoyunyun
在软件接收机的基础上,利用鉴频器辅助鉴相器的输出,引入一个模糊逻辑控制器,使得环路能够智能跟踪信号的动态变化.实验结果证明所提出的设计方法与传统环路相比可大幅度缩短跟踪时间,减小环路滤波器带宽,并能消除周跳.
/dl/340579.html
标签： 环路 软件接收机 模糊逻辑 控制器
上传时间： 2016-09-01
上传用户：lindor
含有移相器的配电网潮流计算程序，非常适用，我们团队自已开发并一直在使用。
/dl/349446.html
标签： 移相器 流计算 配电网 程序
上传时间： 2014-10-09
上传用户：koulian
Emacs 是可扩展的、可定制的、自我编制文档实时显示的编辑器。它提供真正的 LISP — 平滑地集成进编辑器 — 用于编写扩展并提供一个基于 X Window 系统的界面
/dl/366970.html
标签： Window Emacs LISP 扩展
上传时间： 2016-11-15
上传用户：李梦晗
数字鉴相器,数字锁相环频率合成系统FPGA的实现,很有借鉴价值
/dl/389109.html
标签： FPGA 数字 价值 鉴相器
上传时间： 2017-01-08
上传用户：cursor
ADI公司鉴相器锁相程序（51单片机代码）
/dl/415480.html
标签： ADI 51单片机 鉴相器 程序
上传时间： 2017-03-14
上传用户：woshiayin
反相器（施密特） 数电和模电 非门与反相器的区别
/dl/454021.html
标签： 反相器 施密特 数电 模电
上传时间： 2017-06-17
上传用户：xaijhqx
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
